TMS320F28335笔记-ADC模块

1、输入模拟电压的数值源自:Digital Value=0,when input 0V? ? ?-?Digital Value= 4096 x- 3- ,when 0Vinput 3V要获得指定的 ADC 精度，正确的电路板布局非常关键。靠近数字信号通道。这是为了最大程度地减少数字线路上因术必须被用来将数字电源从 ADC 模块电源引脚（VDD1A18,为尽可能达到最佳效果，弓 I入 ADCIN引脚的走线不应太ADC 输入耦合而产生的开关噪声。而且，适当的隔离技VDD2A18 ,VDDA2 ,VDDAIO）上隔离。Figure 1 使用内部基准源的 ADC 连接ADCENCLKADC转换Syslcm

2、Central BlockHigh-SpeedPre seaISVSCLKOUTHALTHSPCLKAnalogMUXResult RegistersZQAflh70AFhZOBOh70B7hEPV/M&QCA一 1ADC Cnnlrol FUqi制*socScquoncor1钮quwng2SOC- 5WEPWMSOCBA DC 16-Channsl Analog InputsADCIN A7:DADCINB7:OADCLDADCREFIN_Analog inpul D-3 V with respect to ADCLOConnect to analog groundConnect t

3、o analog ground if internal rofercnco ie usedADC External Cunrenr Bias RosisiorADC Relerjnc Positive OutputADC Relercncc Medium OutputReffirencu I O Po*erVDDAIOVSSAIO22 kilADCRESEXTADCREFPADCREFMADC Andlog Poiftcr Pin3.3 VtADC Andloy 10 Ground Pi 11SSA2ADC Antlog Power Pin (33 V)ADC Analog Ground Pm

4、ADC Analog Power Pin (1.9 V 1.BVADC Analog Power Pin (1.9 V 1.&VADC Analog Ground PinADC Analog Ground PinDDiAiflVDC2A18VSS1A(JNUSSZAGNDADCREFPand ADCREFM should notbe loaded by external circuitryFigure 2 使用外部基准源的引脚连接_名彝地址M地址大小M 16)ADCTRL10 x71001ADC控剖麝有器1ADC7FL20 x71011ADCtf制舒疗麝2ADCMAXCONV0 x71

5、021ADC最大拖换信道数寄6器ADCCHSELSEQ10X71031ADC信 j 苴讶择定防拧利港存嚣 1ADCCHSELSEQ20 x71041ADC信道选彝定序控制寄存疆2ADCCHSELS&Q30 x71051ADC倡谊逃将定出打制器疗嚣3ADCCHSELSEQ40 x71051ADC信道迭棒定序抻制寄存器+ADCASEQSR0X71071ADC口幻定作状态备存罪ADCRESULT00 x7105QEOBQQ1ADC转感结果冲得有器0ADCRESULT10 x7109OZOBOI1ADC蜡履蜻果煜冲奇存罪 1ADCRESULT2DX710A0XOBO21ADC转独芾果境冲霸存照

6、2A0CRESULT30 x7108OKOB031ADC陆生结栗鲤冲寿有罪3/DCRESULT4OX710C0X06041ADC待独缩果榻冲徘存益4ADCRESULTS0妇10D0 x0皿1ADC蜻野站里提冲寄方站SADORESULT60X71OEOKOBOS1ADG转椎嬉果幌冲奇存游&AOCRESULU0 x71 OFOxOBOZ1ADC转感饴果缓冲寄有器7ADCRESULTfi0 x71100 x06081ADC转喉绒哓媛冲存茎8A0CRESULT90 x7111OxOBQS1AOC转或结果缓冲得存器&ADCRESULT100 x7112OxOBOA1ADC蛆微培矣缨冲存存

7、罪 10ADC RESULT 110 x71130 x05061ADC转袂措果缓冲奇存器11ADCRESULT120 x7114OxOBOC1ADC转筷塔栗鲤冲存器”ADCR ESULT 130X71150X0B0D1ADG转椭嬉果幌冲奇存第 13ADCRESULT140 x711503OB0E1ADC转茬空景缰冲寄有帝14ADCR ESULT 150 x7117OADBOFTADC M袂结粟煜冲洛存菸15ADC7RL30 x71181ADC持制寄存器3ADCST0 x71191ADC就恚格存蓦0 x711 A- 0 x711B2ADCREFSEL0 x711C1ADG基准选程器存器ADC 1

8、6-Chnnl An a log InputsADC External CurrpntBIRSRf?*istnrADC Reference Posili如OutputADC Rufererce Medium OutputReference UO PowerADCINA7:DJADC IN87:OJADCLOADCRtFINADCRESEXFADCREFPADCREfMVrKHA1(vnD?AKV5SI*GIVSS2AGIVA2VwDOAOVSSAE)Arlag input (X-3 V with repct ta ADCLO- Connect to Analog Ground n(D)-。Co

9、nnect to 1.SOO. 1.024, or 2.04-V precision source21 gMA I二-ADCREFP and ADCREFM should not beloaded by txtorncircuitryADC Analog Power Pin (1-9 V/1,8 V) ADCAnalog Power Pin (1.9 V/U6V) ADC AnalogGround Pin ADC Analog Ground PinADC Analog Powsr Pin (3.3 V) ADCAnalng Ground PinADC Analog Power Pin (3.3

10、 V) ADCAnalog I/O Grounci PinADCOFFTRIM0X711D1AD偏程JI整得存器祓促宙0 x711E0K711F2Figure 1 9, ADC Core Clock and Sample-and-Hold (S/H) ClockADCTRLI11-q(ACQ_PS3-0l)时钟信号HSPCLKADCTRL34-1(ADCLKPS3-0)XCLKINsvsciKoirrHISPCL KADCTRL34JADC TR117anmKADCTRt 111-RSH WidthHSPCP =3ADCLK四=0CPS=0ACQ_PS = 03D MHzMH;ISOMHz/2

11、GMHz25MHZ12.G MHz1 ADC Clock 4。rts2X3 25 MHZ12.5susianedccmvr&ionr3h&HSPCP = 2ADCLKPS =2CP= 1ACOPS =1 &16 ADC2D MHzIM Wr100 MHz/25Z2X2-.25 MHz/3/25lE3 824kHzCkxAs2X2 = 25 MHz6 25 MHz2X1 = 3 125133 &24fc5PSsustaned& 12照NHzconwwsion rateACQ_PS3:0:主要是用于设置采样保持窗口。ACQ_PS3:0 + 1个采样窗口。AD

12、CClockChannelSelectFigure 1-2* Sequential Sampling Mode (SMOCE = Q)_d Vanable-widthI| acquisition windowrmn|LnkrLruihrLrLrLrLrLrmrLnii ii_i_ i| pi_CON。叩X CON/OOJtX【CONVOV(X- I、I I、 、-IIIIADC SOCtriggerSH ClocknC1 - Duration of time for resuh register updateS - Acquisition windowC1Legend:ADC channel

13、address contained in CONVOO 4-bif register; CONVOO for SEQ1 and CONV08 for SEQ2Figure 2-1. ADC Control Register 1 (ADCTRL1) (Address QHset DQhesRrwdRFSFTSIJSMODACQ_PSR-0R.W-076R/W-0R/W-06430CPSCOhTT_RUNSFO_OVRHSFCCASCRfsfrwcer1 024 V on ADCREFINADC 输入通道选择序列控制寄存器Figure 2-9. ADC Input Cha

14、nnel Select Sequencing Control Registers (ADCCHSELSEQ1) (AddressOffset 03h)16121181430CONVD3CONV02CONV01GONVDORAM0RAV-0R/W-0LEGEND:= ReadWrite；-n =vlue jfter resetFigure 2-10. ADC Input Channel Select Sequencing Control Registers (ADCCHSELSEQ2) (AddressOffset 04hONV07CONVC6CONVU5CONVD4F

15、6W-0RAVX)R/W-0RW0LEGEND; R/W=ReodV?nte; -n = value afterresetFigure 2*11. ADC Input Channel Select Sequencing Control Registers (ADCCHSELSEQ3) AddressOffset 05h)Figure 2-12, ADC Input Channel Select Sequencing Control Registers (ADCCHSELSEQ4J Ad dressOffset 06 h)151211B1430CQNV15COWMCONV13C0NV12ftW-

16、0RAV-0R/W-0RW0实例:1)非中断自动顺序模式(Uninterrupted Autosequenced Mode)如果 ADCTRL1 寄存器的 CONT_RUN 位设为 1, ADC 工作在连续运行模式假设期望SEQ1中7个通道， 如ADCINA2.ADCINA3重复两次， ADCINA6, ADCINA7,ADCINB4 顺序采样，则 MAC_CONV1 应设为& ADCCHSELSEQ,寄存器成按下图配置，Table 1-3. Values for ADCCHSELSEQn Registers (MAX_C0NV1 Set to 6)Bits 15-1Bits 11”日

17、its 7*4Bits时7OA3h3232ADCCHSELSEQ170A4hX1216ADCCHSELSEQ270A5hXkXXADCCHSELSEQ378A$hXXXXADCCHSELSEQ4CONV11CONVFCONVD9CONV08RAV-0RAV-X)衲皿RW-D31511a40L_GLNL KA= Ke ad -n = value rtc-res?tAdcRegs.ADCCHSELSEQ2.bit.CONV05=0 x5;/* 采样 ADCINA6*/AdcRegs.ADCCHSELSEQ2.bit.CONV06=0 x6;_旦有 SOC 信号，SOC 触发被装入 SEQ CNTR

18、 位，这些通道将按照ADCCHSEQn 中顼先配置的转换顺序进行转换* SEQ_CNTR 位每转换一次自动减一，一旦 SECLCNTR 减到军，将从新开始下一轮转换CONT_RNT),cigure 2-13. ADC Conversion Result Buffer Registers (ADCRESULTn) - (Addresses 0 x7108-0 x7117|1514131211W98011D10施D7DfiD5D4ROROROR-0RORORQRO76543003D2D1DC 1ReservedR-0R-CR-0R-0R-0LEGEND: RW=ReadWnle: R = Read

19、 only;-n=value after resetFigure 2-14. ADC Conversion Result Buffer Registers (ADCRESJLTn)AddressesOKOBOO-OXOBOF)15121110gReservedD11D10D9D8R-0R-0R-0R9R-076&43210D7D605CM 1D3D2D1DOnR-0R-UR-0R-0R*FUJR-0LFGFNDRAN二RwadWrifH R =Rpad only,-n=va ueresrt主要工作模式：1、级联模式A、顺序采样最大转换通道寄存器ADCMAXCONV ,这个寄存器决定有多

20、少采样通道。在这种模式下寄存器的低四位有效，采样通道数(ADCMAXCONV0-4 ) +1。ADC 输入通道选择排序控制寄存器ADCCHSELSEQn。总共有 4个寄存器，ADCCHSELSEQ1 , ADCCHSELSEQ2 , ADCCHSELSEQ3 , ADCCHSELSEQ4 ,每个寄存器都是 16 位的，顺序的 4 位决定一个输入通道， 转换顺序是从ADCCHSELSEQ1 最低 4 位至 V ADCCHSELSEQ4 的最高 4位，最多 16 个。这个模式下，配合着 ADCMAXCONV 使用，ADCMAXCONV决定对多少个通道采样，ADCCHSELSEQn 决定采样顺序，其

21、中ADCCHSELSEQn 中的每 4 位的最高位决定哪个采样保持器，剩下的3 位决定哪个通道。这样的话 3 位决定 8 个通道，正好两个采样保持器，加起来就是 16 个。举例说明： C 代码分析：这个是顺序采样 16 通道/*级联模式*/AdcRegs.ADCTRL1.bit.SEQ_CASC=1;/*设置顺序采样模式*/AdcRegs.ADCTRL3.bit.SMODE_SEL=0;/* 序歹。发生器最大采样通道数为16 , SEQ 务用至 V ADCADCCHSELSEQ1 、 ADCADCCHSELSEQ2 , ADCADCCHSELSEQ3 、ADCADCCHSELSEQ4 ,用至

22、V ADCMAXCONV 的彳氐 4 位*/ AdcRegs.MAX_CONV .all=0 x000F;/* 采样 ADCINA0*/AdcRegs.ADCCHSELSEQ1.bit.CONV00=0 x0;第一个转换/*采样 ADCINA1*/AdcRegs.ADCCHSELSEQ1.bit.CONV01=0 x1;第二个转换/*采样 ADCINA2*/AdcRegs.ADCCHSELSEQ1.bit.CONV02=0 x2;/* 采样 ADCINA3*/AdcRegs.ADCCHSELSEQ1.bit.CONV03=0 x3;/* 采样 ADCINA4*/AdcRegs.ADCCHSEL

23、SEQ2.bit.CONV04=0 x4;/* 采样 ADCINA5*/*采样 ADCINA7*/AdcRegs.ADCCHSELSEQ2.bit.CONV07=0 x7;从下面开始每四位的最高位决定了是用的B 采样保持器/*采样 ADCINB0*/AdcRegs.ADCCHSELSEQ3.bit.CONV08=0 x8;/*采样 ADCINB1*/AdcRegs.ADCCHSELSEQ3.bit.CONV09=0 x9;/*采样 ADCINB2*/AdcRegs.ADCCHSELSEQ3.bit.CONV10=0 xA;/*采样 ADCINB3*/AdcRegs.ADCCHSELSEQ3.b

24、it.CONV11=0 xB;/*采样 ADCINB4*/AdcRegs.ADCCHSELSEQ4.bit.CONV12=0 xC;/*采样 ADCINB5*/AdcRegs.ADCCHSELSEQ4.bit.CONV13=0 xD;/*采样 ADCINB6*/AdcRegs.ADCCHSELSEQ4.bit.CONV14=0 xE;/*采样 ADCINB7*/AdcRegs.ADCCHSELSEQ4.bit.CONV15=0 xF;第十六个转换转换完成后，结果存放在结果缓冲寄存器ADCRESULTn (x=116)中，结果排序如下如果 SEQ 已经完成了转换，那么，结果如图 所示：ADCIN

25、A0-ADCRESULT0ADCINA1-ADCRESULT1ADCINA2-ADCRESULT2ADCINA3-ADCRESULT3ADCINA4-ADCRESULT4ADCINA5-ADCRESULT5ADCINA6-ADCRESULT6ADCINA7-ADCRESULT7ADCINB0-ADCRESULT0ADCINB1-ADCRESULT8ADCINB2-ADCRESULT9ADCINB3-ADCRESULT10ADCINB4-ADCRESULT11ADCINB5-ADCRESULT13ADCINB6-ADCRESULT14ADCINB7-ADCRESULT15B 级联模式同步采样级联

26、模式同步采样就两个采样保持器同时采样是成对的(比如说同时采样保持INA0 和 INB0 )。最大转换通道寄存器 ADCMAXCONV的低 3 位有效，绝定 8 对通道，用到了 ADC 输入通道选择排序控制寄存器 ADCCHSELSEQ1 和 2,这两个寄存器的每 4 位的最高位不起作 用，低 3位有用，正好是 8对。采样保持的顺序还是从 ADCCHSELSEQ1 低 4 位至 V ADCCHSELSEQ2 高 4 位。C 代码分析：这个是 8对同步采样的，每次采样俩个通道，每个通道都采样一次/*级联模式*/AdcRegs.ADCTRL1.bit.SEQ_CASC=1;AdcRegs.ADCCH

27、SELSEQ2.bit.CONV05=0 x5;/* 采样 ADCINA6*/AdcRegs.ADCCHSELSEQ2.bit.CONV06=0 x6;/*设置同步采样模式*/AdcRegs.ADCTRL3.bit.SMODE_SEL=1;/*序歹。发生器最大采样通道数为8,总共可采样 8 对通道，SEQ 务用至 ij ADCADCCHSELSEQ1 、 ADCADCCHSELSEQ2 */AdcRegs.MAX_CONV .all=0 x0007;/*采样 ADCINA0 , ADCINB0*/AdcRegs.ADCCHSELSEQ1.bit.CONV00=0 x0;/*采样 ADCINA1

28、 , ADCINB1*/AdcRegs.ADCCHSELSEQ1.bit.CONV01=0 x1;/*采样 ADCINA2,ADCINB2*/AdcRegs.ADCCHSELSEQ1.bit.CONV02=0 x2;/*采样 ADCINA3,ADCINB3*/AdcRegs.ADCCHSELSEQ1.bit.CONV03=0 x3;/* 采样 ADCINA4,ADCINB4*/AdcRegs.ADCCHSELSEQ2.bit.CONV04=0 x4;/* 采样 ADCINA5,ADCINB5*/AdcRegs.ADCCHSELSEQ2.bit.CONV05=0 x5;/* 采样 ADCINA6

29、,ADCINB6*/AdcRegs.ADCCHSELSEQ2.bit.CONV6=0 x6;/*采样 ADCINA7,ADCINB7*/AdcRegs.ADCCHSELSEQ2.bit.CONV7=0 x7;如果 SEQ1 都已经完成了转换，那么结果如图 所示：ADCINA0-ADCRESULT0ADCINB0-ADCRESULT1ADCINA1-ADCRESULT2ADCINB1-ADCRESULT3ADCINA2-ADCRESULT4ADCINB2-ADCRESULT5ADCINA3-ADCRESULT6ADCINB3-ADCRESULT7ADCINA4-ADCRESULT8ADCINB4

30、-ADCRESULT9ADCINA5-ADCRESULT10ADCINB5-ADCRESULT11ADCINA6-ADCRESULT12ADCINB6-ADCRESULT13ADCINA7-ADCRESULT14ADCINB7-ADCRESULT152、双排序模式双排序模式把两个排序器独立起来使用，有自己的触发方式，可以看做是2 个独立的 ADC o A通道用的是排序器 1 (SEQ1) B通道用的是排序器 2 (SEQ2), SEQ1 的优先级高于 SEQ2,如果同时来了启动信号， SEQ1 先转换。排序器中的转换个数还是受 ADCMAXCONV 控制。A、双排序顺序采样顺序采样的个数还是受

31、到 ADCMAXCONV 控制，有用的还是最低 7 位。采样保持器 A 用到的是 ADCMAXCONV 的最低 3 位，采样保 持器 B 用到的是 ADCMAXCONV 的最低 7 位的高 3 位。采样通道的排序还是受 ADC 输入通道选择排序控制寄存器 ADCCHSELSEQn 控制，SEQ1 用至帅勺是ADCCHSELSEQ1 和 2 , SEQ2 用至帅勺是 ADCCHSELSEQ3 和 4,排序还是从 ADCCHSELSEQ1 的最低 4 位至 V ADCCHSELSEQ4 的最高 4 位，ADCCHSELSEQ1 和 ADCCHSELSEQ2 的每四位的最高位写为 0,彳氐三位代表哪

32、个通道， ADCCHSELSEQ3 和 ADCCHSELSEQ4 的每 4 位的最高位写 1,代表了是 B 通道，低三位代表那个通道。C 代码分析：这个是 16 个顺序采样的，每个通道都采样一次/*双通道发生器模式 */AdcRegs.ADCTRL1.bit.SEQ_CASC=0;/*设置顺序采样模式*/AdcRegs.ADCTRL3.bit.SMODE_SEL=0;/*每个序歹。发生器最大采样通道数为8,总共可采样 16 通道,SEQ1 务用至 ij ADCADCCHSELSEQ1 、ADCADCCHSELSEQ2 , SEQ2将用至 V ADCADCCHSELSEQ3、ADCADCCHSE

33、LSEQ4 */ADCINB1-ADCRESULT8ADCINB2-ADCRESULT9AdcRegs.MAX_CONV .all=0 x0077;这个地方已经不是 0X000F 了/* 采样 ADCINA0*/AdcRegs.ADCCHSELSEQ1.bit.CONV00=0 x0;/*采样 ADCINA1*/AdcRegs.ADCCHSELSEQ1.bit.CONV01=0 x1;/*采样 ADCINA2*/AdcRegs.ADCCHSELSEQ1.bit.CONV02=0 x2;/* 采样 ADCINA3*/AdcRegs.ADCCHSELSEQ1.bit.CONV03=0 x3;/*

34、采样 ADCINA4*/AdcRegs.ADCCHSELSEQ2.bit.CONV04=0 x4;/* 采样 ADCINA5*/AdcRegs.ADCCHSELSEQ2.bit.CONV05=0 x5;/* 采样 ADCINA6*/AdcRegs.ADCCHSELSEQ2.bit.CONV06=0 x6;/*采样 ADCINA7*/AdcRegs.ADCCHSELSEQ2.bit.CONV07=0 x7;/*ADCCHSELSEQx 中的每 4 位的最高位为 0*/*采样 ADCINB0*/AdcRegs.ADCCHSELSEQ3.bit.CONV08=0 x8;/*采样 ADCINB1*/A

35、dcRegs.ADCCHSELSEQ3.bit.CONV09=0 x9;/*采样 ADCINB2*/AdcRegs.ADCCHSELSEQ3.bit.CONV10=0 xA;/*采样 ADCINB3*/AdcRegs.ADCCHSELSEQ3.bit.CONV11=0 xB;/*采样 ADCINB4*/AdcRegs.ADCCHSELSEQ4.bit.CONV12=0 xC;/*采样 ADCINB5*/AdcRegs.ADCCHSELSEQ4.bit.CONV13=0 xD;/*采样 ADCINB6*/AdcRegs.ADCCHSELSEQ4.bit.CONV14=0 xE;/*采样 ADCI

36、NB7*/AdcRegs.ADCCHSELSEQ4.bit.CONV15=0 xF;/*ADCCHSELSEQx 中的每 4 位的最高位为 1*/转换完成后，结果存放在结果缓冲寄存器ADCRESULTn (x=116)中，结果排序如下如果 SEQ1 和 SEQ2 两者都已经完成了转换，那么，结果如图8 所示：ADCINA0-ADCRESULT0ADCINA1-ADCRESULT1ADCINA2-ADCRESULT2ADCINA3-ADCRESULT3ADCINA4-ADCRESULT4ADCINA5-ADCRESULT5ADCINA6-ADCRESULT6ADCINA7-ADCRESULT7A

37、DCINB0-ADCRESULT0ADCINA6-ADCRESULT12ADCINB6-ADCRESULT13ADCINB3-ADCRESULT10ADCINB4-ADCRESULT11ADCINB5-ADCRESULT13ADCINB6-ADCRESULT14ADCINB7-ADCRESULT15双排序同步采样双排序模式同步采样就是两个采样保持器同时采样是成对的(比如说同时采样保持 INA0 和 INB0 ) o 双排序模式与级联模式的区别在于双排序模式用到了 ADCCHSELSEQ1 (SEQ1)和 ADCCHSELSEQ3(SEQ2),实际是级联模式只用到了一个采样保持器而双排序用到了

38、2 个采样保持器，这样的话每一个采样保持器控制了4 对通道，正好最大是8 对 16 个。决定 ADCCHSELSEQ 中个数的寄存器ADCMAXCONV 的低 7 位有效，这低七位的高 3位最大是 3,最低 4 位的最大值也是 3.C 代码分析：这个是 8对同步采样的，每个通道都采样一次/*双通道发生器模式 */AdcRegs.ADCTRL1.bit.SEQ_CASC=0;/*设置顺序采样模式*/AdcRegs.ADCTRL3.bit.SMODE_SEL=1;/*每个序列发生器最大采样通道数为 4，总共可采样 8对通道，SEQ1 将用到 ADCADCCHSELSEQ1、，SEQ2 将用到ADCADCCHSELSEQ3、 */AdcRegs.MAX_CONV .all=0 x003