《数字逻辑》期末考试A卷参考标准答案_第1页
《数字逻辑》期末考试A卷参考标准答案_第2页
《数字逻辑》期末考试A卷参考标准答案_第3页
《数字逻辑》期末考试A卷参考标准答案_第4页
《数字逻辑》期末考试A卷参考标准答案_第5页
已阅读5页,还剩7页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字逻辑期末考试A卷参考 答案作者:日期:#数字逻辑期末考试A卷参考答案1、2、判断题:下面描述正确的打,错误的打'X'(每小题1分,共10分) 为了表示104个信息,需7位二进制编码,BCD码能表示0至15之间的任意整数X 3、4、5、6、7、8、9、余3码是有权码X 2421码是无权码X 二值数字逻辑中变量只能取值 计算机主机与鼠标是并行通信 计算机主机与键盘是串行通信 占空比等于脉冲宽度除于周期0和1 , X V V 且表示数的大小X 上升时间和下降时间越长,器件速度越慢10、卡诺图可用来化简任意个变量的逻辑表达式VX3共10分)2、F=AB CD二、写出图中电路的逻辑函

2、数表达式。(每小题5分,1、 F=A Bi-Uc(三、选择题:(多选题,多选或少选不得分,每小题2分,共20分)l 在图示电路中,能实现逻辑功靛尸=不说的扫除号. a .(A)&TTL电路(C)A IB rIF oo悬& 空口o3)2 ,如图CHOS电路中,能实现非功能的是q_.人也入廿UlMn *-&Ao-悬空A3)f u 口口f 5口01o(A)(E)3.满足如图所示电路的输出函数1的表达式为二山(A)F = ABCD Rg- &(B)F = AE - CDBo(C)F=五+ B + c + D-(DjF= A + E C + DC &(E)F =

3、A E C DDo4,= ABC + CD ,可以肯定使L = 0的情况是_2_,(A) A = 0, BC= 1;CB) B= 1 , C= 1 ;CC) A8= 1 , CD=O;)EC=, D= 15 , 逻辑函数A日+BCD +aC+ -C印":简为4瓦JD .(A) AB - AC + BC (E) AB + C (A + B) (C) AB + CAB- () AB - C (E) 156.图示电路均为CMOS电路,能实现输出逻辑功靛的有上(A)(C)CD)71.下图均为丁丁口电路,上一电路能实现AB +匚口的逻辑关系?ABC(A)nOAoB o*CoDe院 如图所示申.

4、示方程式正式的为A,B,CjE 0(A)匚=/日)J 二q ;CD)"6CE) Q1 =9, 图示电路中,当各触发器的状态 为C时,再输入一个CF脉冲,触发器的 状态为。山尸。CP o(A) Q0= 1 1(B) 0&= 1 0。Q0= 0 1如图所示口触发器CP及a、CP一一B波形已知,假设触发器的初态Q = S则 在CF脉冲作用下,Q端的波形为(C)-(D)四、填空题(每空1分,共20分)1、一个触发器可表示1位二进制码,三个触发器串接起来,可表示 3 位二进制数。2、欲表示十进制的十个数码,需要 4个触发器。3、寄存器中,与触发器相配合的控制电路通常由门电路 (选择提示

5、:门电路、触发器、晶体二极管)构成。4、一个五位的二进制加法计数器,由 00000状态开始,问经过75个输入脉冲后,此计数器的状态为 _01011_。5、四位移位寄存器可以寄存四位数码,若将这些数码全部从串行输出端输出,需经过 3个时钟周期。6、RS 触发器存在输入约束条件,主从JK触发器会出现一次翻转现象。7、负跳沿触发翻转的主从 JK触发器的输入信号应该在 CP为 低电平 时加入,在CP为_ 高电平时输入信号要求稳定不变。8、正跳沿触发翻转的 D触发器的输入信号在 CP _上升沿_前一瞬间加入。9、由与非门组成的基本 RS触发器当输入R=0,S=0时,同向输出端Q=1,反向输出端Q=_L_

6、,当R、S同时由0变1时,输出不定状态。10、T触发器是由_JK_触发器的数据输入端短接而成。11、触发器的脉冲工作特性是指对 时钟脉冲 禾口输入信号的时间关系 的要求。12、下图电路是_位二进制计数器,也是_位四进制计数器,若作分频器用,并假设计数脉冲的频率/则九广16 MH小五、用CMOS电路实现下面的逻辑函数,画出其内部电路图(用场效应管作为基本单元),要求清晰整洁。(共10分,每小题5分)1、L= A B2、L= AB六、设计一个由三人投票(只能投赞成和反对票)的表决电路,当多数人赞成时,投票通过。10分)投赞成票约定为1,投票通过约定为1,只限用与非门电路,要求写出设计过程(解:1、

7、依题意可得下面的真值表,L=1代表投票通过;ABCL000000100100011110001011110111112、由上面的真值表可得逻辑表达式为:L=AB+BC+CA+ABC=AB+BC+CA3、将其划简为与非表达式为:L= AB BC CA4、依上式画出逻辑电路图如下:i-r%11七、解:设每个门的时延均为 t 。考虑门的传输延迟时间,电路波形图如下所示,可见电路存在竞争冒险。(D八、解:(1)按题意要求的状态转换表整理后可得出各驱动信号的真值表如下Q31Q;Q1nQQ211Qin iJ 3K3J 2K2JiKi00000i0X0XiX00i0ii0XiXX00i0ii0iXX00X0ii0i00XX0Xii00000Xi0X0Xi0ii00X00XXiii0iiiX0X0iXiiii0iX0XiX0(2)根据上表画出J3、K3、J2、K2、Ji、Ki

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论