VHDL混合函数发生器

1、个人资料整理 仅限学习使用1 1 / / 1313自由设计报告报告名称：混合函数发生器的设计姓名：学号：【摘要】：本设计根据移位寄存器的相关知识，利用VHDLVHDL 语言设计出混合函数发生器，主要是正弦波，方波，三角波，递增，递减斜波五种函数发生器，然后通过函 数选择器进行选择，决定要输出的函数。并通过利用QuartusllQuartusll 模拟仿真得到相应的波形。b5E2RGbCAP关键词：Quartusll、函数发生器一、 选题背景在课程实验中，我们采用 DDSDDS 技术，用 ISEISE 产生了正弦波。DDSDDS 技术是从 相位概念出发之结合成所需要波形的一种频率合成技术。以正弦

2、波为例，首先 要按照一定的采样点数将正弦波形一个周期的数据信息存于ROMROM 表中，表中包含着一个周期正弦波的数字幅度信息，每个地址对应正弦波中0 0 到 360360 度范围内的一个相位点的幅度值，查找表时即是把输入的地址相位信息映射成正弦波 幅度的数字量信号，通过设置的输出端口输出。在实物设计中，可以使用D/AD/A接口来实现波形信号的输出。p1EanqFDPw在这里，如果可以产生正弦波或者其他波形，则可以构建一个混合函数发 生器，来产生不同的函数，并通过不同的输入来选择输出波形。事实上，函数 发生器在生产实践和科技领域有着和广泛的应用。只要用到波形传输的技术和 产业，都与函数发生器有着

3、密不可分的关系。DXDiTa9E3d通过本次自由设计，可以了解并掌握 VHDLVHDL 硬件描述语言的设计方法和思想， 通过对函数函数发生器的设计，也可以巩固和综合运用所学知识。RTCrpUDGiT二、 函数发生器概述2.12.1、 设计思想要设计一个函数发生器，就要先确定需要生成的函数种类。一般函数发生 器能够产生递增斜波、递减斜波、方波、三角波、正弦波、及阶梯波等。5PCzVD7HxA本设计是基于 VHDLVHDL 语言设计的混合函数发生器， 本实验选择产生的的波形 是正弦波，方波，三角波，递增，递减斜波。虽然用模拟电子线路的方法也很 容易得到这些波形，但是这种方法会使硬件线路较为繁琐，而

4、且模拟线路会受 到干扰。如果可以采用综合设计方法使用FPGAFPGA 来实现混合函数发生器，它可以由六个波形产生模块及波形选择输出模块组成，波形选择模块的输出Q Q 接在D/AD/A 转换的数据端，就可以在 D/AD/A 输出端得到想要的其中之一的任一种光滑的 波形。jLBHrnAILg个人资料整理 仅限学习使用2 2 / / 13132.22.2、 QuartusIIQuartusII 与 ISEISE 的选择ISEISE 是产生高质量函数波形的很好的软件，但是其必须要实物来进行实现。 且由于自己的私人电脑无法安装ISEISE 软件，故选用Quartusll 来进行模拟与仿真。XHAQX74

5、J0XQuartusllQuartusll 是另一种 FPGAFPGA 工具，它可以脱离电路板进行模拟，方便快捷, 提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部 特性；占用空间小，一般学生使用电脑即可以承受并安装。LDAYtRyKfE三、函数发生器设计3.13.1、系统结构混合函数发生器主要由六大模块组成，其中五大模块是用来产生常用的波 形图，包括正弦波，方波，三角波，递增，递减谐波五种波。在这六个模块中， 每个都有两个输入端口，分别是时钟信号端口 CLKCLK，CLKCLK 输入时钟脉冲，时钟 上升沿有效，和复位清零信号RESETRESET，当高电平有效时，系统恢复初始

6、状态； 每个模块还有一个输出端口，输出对应的波形函数。另一大模块就是波形选择 模块，SELSEL【2.02.0】为输出选择信号，该信号的不同取值对应递增斜波、递减斜 波、方波、三角波、正弦波、阶梯波六种不同的输出；Q Q【7.07.0】为输出信号，根据输出函数选择信号 SELSEL【2.02.0】的取值输出相应的波形。Zzz6ZB2Ltk以下是混合函数发生器的主要系统结构示意图：图 1 系统流程图3.23.2、顶层结构顶层结构事实上是一个多路选通器，利用它来控制输出哪一个函数波形:个人资料整理 仅限学习使用3 3 / / 1313图 2 2将上述 6 6 个模块 递增锯齿波、递减锯齿波、三角波

7、、方波、 5 5 选 1 1 数据选 择器）封装成为模块文件，供顶层电路调用。则可以得到以下顶层文件电路：dvzfvkwMIl图 3 3 总的顶层模块3.33.3、模块文件设计1 1、三角波图中 CLKCLK 为时钟输入信号，CLRCLR 为复位清零信号 数。Q Q【7.07.0】为输出波形函个人资料整理 仅限学习使用4 4 / / 13133 3、递增锯齿波4 4、方波町sn图 75 5、正弦波在一个 sinsin 周期内采集 6464 个点，用 MATLAMATLA 编出这 6464 个点对应的二进制值,然后赋给程序里面的 numbernumber 信号。rqyn14ZNXIsintUQ7

8、.0KLSE1图 8 82 2、递减锯齿波CLK叶川Rlsn图 4 4DJDJcutw1VD 7.0KLSL1TRI图 5 5图 6个人资料整理 仅限学习使用5 5 / / 1313其中 MATLAB?MATLAB?序如下:quzhi=zeros(1,64。in terger=zeros(1,64。un sig n=zeros(1,64。bin ary_chu=zeros(64,10。bin ary=zeros(64,10。k=1。yu=1。fori=1:1:64quzhi(i=255*si n( (i-1*2*pi/63+255 endin terger=rou nd(quzhi。un si

9、g n=in terger。fori=1:1:64k=1。yu=u nsig n(i。while(yu=O bin ary_chu(i,k=yu-floor(yu/2*2 yu=floor(yu/2。k=k+1。endbin ary_chu(i,10=i。endfori=1:1:64k=10。for j=1:1:10bin ary(i,k=b in ary_chu(i,jk=k-1oendendun sig nbi nary四、VHDL程序实现4.14.1、多路选通器个人资料整理 仅限学习使用6 6 / / 1313Ln算1LTBRA3.YEE EE；2USE ieee 3td_lcicric

10、_l- al I;3EE3TITY Kff IS4PORT (sei: IN STD LOGIC VECTOR12 DQWTO 0;5dOfIM STD_LOGIC_ VECTOR (7 DGWNTO 0);6q: OUT STD LOGI匚；TCTOF CDOWNTO 0);7盘END xz;W9HPC7F：r：TnRE hPhAV* cf X7 T510BEGIN11PRO匚E5E (sei)12BECirr13CASE 3*1 IS14WHEN ”000 -qaqqN(TLL?20EN CASE;21跖D PROCESS：22ENDbenave;4.24.2、三角波个人资料整理 仅限学习

11、使用7 7 / / 1313囱E:阳ig italJO 10/irl. vhd口7Ln#LI3RARY IEEZ；USE IEEE. STD_LOGIC_11*4,M1L；USE 1EEE.STD_1OG工ENTIIY tri ISFORTIN STD LOG-I匚；qiOUT STD_LOGIC_VECTOR 7 DDHNTO 0； END tri;ARCHITECTUKE behave JF tri ISBEGINPROCSSS (clJcrr e set)VAHIABLE七皿卩：STD_LOGIC_VECTOR (7 DOMKTO 0;VARIABLE a; STDOGIU;BEGINI

12、F iest=,OlTHEU七吨: =00?30 2-3 0n;ELSIF clkZVENT JdTD elk-11 T：!ENIF a-HEU个人资料整理 仅限学习使用8 8 / / 1313IF cn-*11111112IhT2EHtmp ;= 11 111 11.1a;-7!1;EIEtrap : =TinpH-二;H 巧IF tK= *Fo0CO0 31+ITHEN5g； = F：3： j ；LStmp:=cnp-；END IF;END IF;END IF;q;12BEGIN13IF xe3ec=*QbTHE14trap-:11 111 1工52L5IFClfEVNT腳DGlk=16I

13、F tmp-=,r0000-390THEN1716ELSE19tmp; =ticpl20END If；21ENDIF；22q-trap；23ENDPROCESS；2ENDbetiave;4.44.4、递增锯齿波个人资料整理 仅限学习使用1010 / / 1313Ei/dgitalSOlO阳：?川M Ln卅 |1LIBRARY IEEE：2USE IEEE. STD_LOGIC_1164 .ilL:3USE IEEE5TD_EQGHC_5NF：GWI；D,ALL；4ENTITY d2 IS_5PORT (elk, reset. IN 5TD_LDG工匚：q：OUT STD_LOGIC_VKCTO

14、R (7 DCWNTO 0)：7END d2：3皿匚HITECTURE bsave OF IS9BEGIN10PROCEGo (elk,reset)n.1VARIABLE tnjj：SID_LOGIC_VCTOft (7 DOWNTO 0;12BEGIN-13IF reset-0THENtn = =”二UM)二rr;ISTEclkEVENT SMD clk=1:TF crap11111112MTSEN trap :-F，00050000，r;ELSE匸irp: =5區二一;ENC If；END If；4.54.5、方波141517ieq=cmp;END PROCESS;END behave;个

15、人资料整理 仅限学习使用1111 / / 1313LIRAF.Y IEEE；USE IEEE STDLOGICllS,AL匚；E：4TIT ft 13PORT (clkfreset: IN 5TD_LOGIC;qzOUT INTEGER RANGE 0 TO 255；END ft；g 匚HITECTURE behave OF fb 15SIGNAL a： B工卫二DE GINPROCESS (clkrreset)VARIASLE ent: INTEGER range 0 to 31; BE&INIfA=r0,；EL5IF elkEVENT AND clk-l工HEMIF cnc31 T

16、HENUri匸：=匚口匸十1二ELSEentaBEGINIF clJc E凤NT AND elk- 1 THENIF a-r1 THENQ5S；ELSEQ=0；END IF；END IF；END ERGCE55;END behave;生5678310111213141516171B1920ZLZ223笳Z6272530313233394.64.6、正弦波1个人资料整理 仅限学习使用1212 / / 1313seieee 3ti丄百攻.色11;n 吕 uj.ses曰匸d_丄。号lc_un普igned乱11;sinisport(oik:in 3td_loaic;icjeu :in 3td_logi

17、c;q: cut -std logiGVEGtor (l d.ownt;il J； if b=3 tfcen b-0; el5G bddddddddddCldddddddd(1dddddddddddddd.C-_;41=d.ddd1dddddclddd-i=225 ；whenS7=5d=233；when&=M1dddtlTI,U11;end case;end pzacesrq=ccmv_a t _ 1 cgi c_ve c-t-qr (cl, = jer.d beliave;erd sir;architectuie behave of sin issignal b: miLcger r

18、ange 3 to fi3;algnel d:aziteer range 3 Lo 2 55；beginprocess(elk)begin二壬resEt=1C tien b=0;elaif elk1event and clk* 1 * tire个人资料整理 仅限学习使用1313 / / 1313五、系统仿真通过选择不同的 selsel 值，可以实现不同的波形输出。仿真中resetreset 复位信号一直置高电平，即没有仿真复位情况。EmxvxOtOco个人资料整理 仅限学习使用1414 / / 13135.15.1、三角波信号发生器顶层电路的仿真输出波形为三角波。输出的波形线性减小到最小值 0

19、 0 后，再线性增加。Sfevl- |帕 0 E十.1 耳 Bftfi |40 强出汕 wIWhii IMi 0 科屿 4 加卜2Wnt 曲 M ini- W +M4 沖叶 tEC叶弭 0 EM CwW科 I 5.馬 gK |tf :IUI_=_Jik_ *_A_ Ji_ 4_ iL_ h_ d_亠- 丄 一- -亠- -i- 一 - - =- 丄一 _图 9 95.25.2、递减锯齿波信号发生器顶层电路的仿真输出波形为递减锯齿波。输出的波形线性递减。IM CbnhamfrjjJ - 1 flinIrimd科伽Q Qns1SDni.SO.ta75 QnWteiIS bnlil Onc谄初1wH

20、11TLnLru-TL rUTLrLnLrLrujnLrurLTLnnHHIrelFBiKjfR!)IfiK I N J P3 X f? 11 Fl I Ffl J EF r图 10105.35.3、递增锯齿波信号发生器顶层电路的仿真输出波形为递增锯齿波。输出的波形线性递增。*1*1 w.F JuItw iJiSfuNm【g9iJHHiFSIMmintTWtod图 iiii5.45.4、方波信号发生器顶层电路的仿真输出波形为方波。输出的波形为周期性的全0 0或全 1 1。:冊？1 |*J*| Tim 5：Ira1 Mt0n40ShnUKNM *vckD_r i_(LJ-1r一LLJI&4HFFFf匣】祀丹fij Fs _I y于J呂飞r f( I-iywyinjpmj|rwyrjuJUuyirLr|Jir