CD4518组成的数字钟

1、UIUr- m -1«- p§5§S8S。岳、三， -i. hT au H7HLs47 D<X?JQ7KLS47DV£uaSaSssSILS47DMLS47D74LS47D0£、一午 Ea. h774LS47D<X?JQr 一451 5BF5V4518BF4518BF454518BF04D:u 一T r4£04D5V2.4kQ555 VIRTUALTI-一-454518E 5V22 f.458E6V5V4518BP 512.49 媪丁472.3.1CC4518功能介绍用CC4518构成60、24进制计数电路，然后级联组成时

2、、分、秒整体计数电4518真值表CLEN功能的脉冲，用CD4518进行四次分频，使其频率达到1Hz,用此频 率对数字钟进行脉冲驱动。时、分、秒的计数用CD4518,分别用一片实现对时、分、秒 的计数，在此需要用到还有74LS00和74LS04,用其进行复位。译码器电路采用74LS47对数码显示管进行驱动。2.工作原理：CD4518 功能：CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器 组成。CD4518引脚功能（管脚功能）如下：1CP、2CP：时钟输入端。ICR、2CR：清除端。1EN、2EN：计数允许控制端。1Q。1Q3:计数器输出端。2Q02Q3:计数器输出端。Vdd：

3、正电源。Vss：地。CD4518BMS.CD4520BMSCLOCK AENABLE AITOP VIEWVDDRESETSO4BQ3BQ2BQ1BENABLEBCLOCK BCD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进 制计数器，其功能引脚分别为17和915.该CD4518计数器是单 路系列脉冲输入（1脚或2脚；9脚或1。脚），4路BCD码信号输出 （3脚6脚;11脚1脚脚）。CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上 升沿触发,信号由CP输入，此时EN端为高电平（1），若用时钟下降沿触 发,信号由EN输入，此时CP端为低吨平（0）,同时复

4、位端Cr也保持低 电平（0），只有满足了这些条件时，电路才会处于计数状态.否则没办法工 作。将数片CD4518串行级联时，尽管每片CD4518属并行计数，但 就整体而言已变成串行计数了。需要指出，CD4518未设置进位端，但 可利用Q4做输出端。有人误将第一级的Q4端接到第二级的CP端， 结果发现计数变成“逢八进一” 了。原因在于Q4是在CP8作用下产生 正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一” 的进位信号。正确接法应是将低位的Q4端接高位的EN端，高位计数器的CP端接USSo脉冲产生原理：NE555采用的是多谐振荡器电路，其 R1=R2=2.4K, Cl=0.1uF C

5、2=0.01uF,用其产生 2KHz 的脉冲，然 后用CD4518进行分频，在分频电路中先进行三次1。分频，CD4518 使用EN使能端进行分频，然后进行2分频，用CP脉冲端，使频率分 到 lHZo计数原理：时间计数电路由秒个位和秒十位计数器，分个位和分十位 计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器, 分个位和分十位计数器为6。进制计数器，而根据设计要求,时个位和时十 位计数器为24进制计数器60进制用CD4518的10分频就可以达到，6进制将秒十位的 Q2Q3经过一个与门然后输入多CD4518的清零端就行（试验中采用的 是经过一个与非门然后再经过一个非门，因为CD4518需要清零的电压 为高电平）。24进制也是用CD4518,个位是十进制，将个位的Q4输 入到是为的EN使能端，达到十进制的效果，将个位的Q3与十位的Q2 经过一个与门输入到其清零端即可（此处采用的也是与非门和非门实 现）。译码和现实电路：数码显示管用的是共阳极的，译码器74LS47也 是共阳形译码器仿真用数码显示管不用接电阻，而在实际电路中必须接一个1K左 右的电阻，要不就会将数码显示管烧坏，因此仿真图和电路连接图还是 有一定区别的。在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良 以及接线的错误所引起的。原理：就是将CD