异或门实验报告VHD

1、实验一（1）异或门电路设计班级姓名 学号一、实验目的熟悉Quartusll仿真软件的基本操作，并用VHDL/Verilog语言设计一个异或门。二、实验内容1、熟悉Quartusll软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、 波形设计）2、 用VHDL语言设计一个异或门，最终在FPGA芯片上编程异或门，并验证逻辑实现。三、实验方法1、实验方法： 采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是 QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。2、实验步骤：1、新建，编写源代码。.选择保存项和芯片类型： 【

2、File】-【new project wizard】-【next】（设置文件路径+设 置 project name 为xor2）-【next 1（设置文件名 xor2.vhd 在【add）-properties 】（type=AHDL）-【next （ family=FLEX10K name=EPF10K10TI1444）-【next -【finish（2）.新建：【file-【new（第二个 AHDL File）-【OK2、写好源代码，保存文件（xor2.vhd ）。3、 编译与调试。确定源代码文件为当前工程文件，点击【process in g - start compilation 进行文

3、件编译。编译结果有一个警告，文件编译成功。4、 波形仿真及验证。新建一个 vector waveform file。按照程序所述插入 a,b,c三个节点（a、 b为输入节点，c为输出节点）。（操作为：右击-【in sert -【insert node or bus -【node finder （pins=all; list）-【>>-【ok-【ok）。任意设置a,b的输入波形 点击保存按钮保存。 （操作为：点击 name （如:A）-右击-value-【clock（如设置 period=200 ; offset=0 ）,同理设置name B （如120, ,60），保存）。然后【s

4、tart simulation ,出name C的输出图。5、时序仿真。暂时不知道什么是时序仿真6、FPGA芯片编程及验证选择pins,连接计算机到实验箱，操作。四、实验过程3、编译过程a）源代码如图（VHDL设计）老 xai2. vhdtry «or2.vwf11LIBRARY IEEE：2USE IEEE,5TD_L0GIC_JI" ,ALL；M站3S ENTITY XOR2 ISqBPORT (ArB：IN STDLOGIC；_!_!C:0UT STDLOGIC73EWD ENTITY X0R2;%?%93 ARCHITECTURE BHV OFXOR2 IS10H

5、BEGIN11C<-A XOR B；12END AR匚HITECT口RE 3HV;确定源代码文件为当前工程文件，点击【process in g】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。c）结果分析及结论结果正确，4、波形仿真a）波形仿真过程（详见实验步骤）b）波形仿真波形图c）结果分析及结论0-60ns：异或门，0$1=1正确60-70.?ns： A$B=0$0=0;由于有时间延迟，反应慢了10.? nm。 C显示的是0$1的情况70.?-100ns： A$B=0$0=0;正确100-11.?ns：由于时间延迟，显示的是0$0=0311.3

6、24ns分析：由于AB在310ns时同时变，造成在滞后时，出现此种情况，老师说要避免 这种情况。5、时序仿真a）时序仿真过程做好上述步骤后， 编译【classic timing analysis】-在 compilation report 中选择【timing analysis 】-【tpd】（引脚到引脚的延时）b）时序仿真图tpdSlackRequiredP2PTkneActual P2PTimeFrom | T 01None12900 nsAC7N/ANone12.400 nsb）结果分析及结论A引脚到C引脚的实际p2p时间为12.9ns,二B引脚到C引脚的实际p2p时间为12.4ns。A

7、 比B慢0.5ns，可由于结果是由时间长的那个决定，故整体为12.9ns。tpd （引脚到引脚的延时）6、Programming 芯片编程a）芯片编程过程写好代码和得到波形图后，【Assig nme nts】-【Pins-连接端口。设置好两入一出（如In put:pin_87 In put: pin_88. Output: pin_06 ），从计算机连接数据线到EPF10K20TI144_4 的 FPGA试验箱。连接电源，开始按开关。找到pin 87,88,06的位置，改变87, 88的开关状态（开，开）、（关，开）、（开，关）、（关，关）。看06灯的亮熄情况并记录。b）编程芯片验证结果In

8、put : AIn put : BOutput : C0000111011100代表不灯亮，1代表灯亮。c）结果分析与结论 由逻辑关系得的上述结果。结果正确。五、实验结论（实验总结与实验心得）不知道怎么写总结，随便说些。在本次实验中，开始由于什么都不懂，缺少了很多细节, 让我不知道怎么处理。如：不能编译（由于没有设置芯片类型）、编译出错（由于文件名未定义，文件名没与 entity-name里的xor2 致）。冈U接触Quartusll，什么都不懂，花了两次实验课才做好第一个异或门的实验并初步了解 了 Quartusll的一些基本操作。由于不了解Quartusll，开始建立一个新文件，照着书把源

9、代 码输进去后，不能编译，几经周折，才弄好设置。才能编译，之后。再在同学的帮助下，才 做好波形图，然后，做芯片，引脚的设定，硬件仿真。之后，我又自己完整的做了一遍。得 到了正确结果后很高兴。实验一（2） 3-8译码器电路设计班级 计科1504 姓名 张洁 学号 201508010402一、实验目的熟悉Quartusll仿真软件的基本操作，并用VHDL/Verilog语言设计一个3-8译码器。二、实验内容1、熟悉Quartusll软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、 波形设计）2、 用VHDL语言设计一个3-8译码器，最终在FPGA芯片上编程异或门，并验证逻辑实 现。三、

10、实验方法7、实验方法：采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是 Quartusll软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。8、实验步骤：2、新建，编写源代码。（1）.选择保存项和芯片类型： 【File】-【new project wizard】-【next】（设置文件路径+设 置 project name 为 yima38）-【next】（设置文件名 yima38.vhd 在【add）-【properties 】（type=AHDL）-【next （family=FLEX10K name=EPF10K10TI1444）-【

11、next-【finish （2）.新建：【file-【new（第二个 AHDL File）-【OK2、写好源代码，保存文件（yima38.vhd ）。3、 编译与调试。确定源代码文件为当前工程文件，点击【process in g - start compilation 进行文件编译。编译结果有一个警告，文件编译成功。4、 波形仿真及验证。新建一个 vector waveform file。按照程序所述插入 a,b,c三个节点（a、 b为输入节点，c为输出节点）。（操作为：右击-insert - insert node or bus -【node finder （pins=all;【list）-

12、【>>-【ok - ok）。任意设置X,Y的输入波形 点击保存按钮保存。然后【start simulation ,出name C的输出图。5、时序仿真。暂时不知道什么是时序仿真6、FPGA芯片编程及验证选择pins,连接计算机到实验箱，操作。四、实验过程9、编译过程a）源代码如图（VHDL设计）b）编译、调试过程按照上述步骤进行调试分析c）结果分析及结论结果有一个警告，0个错误。编译成功10、波形仿真a）波形仿真过程（详见实验步骤）b）波形仿真波形图c）结果分析及结论0-10 ns：X0 1 0Y1 1 1 1 1 0 1 110-20 ns：X0 0 1Y1 1 1 1 1 1

13、0 120-30ns：X 1 0 1 30-40ns：X 0 0 040-70ns：X 1 0 180-90ns：X 1 1 0Y 11011111Y 11111110Y 11011111Y 1101111111、时序仿真c）时序仿真过程做好上述步骤后， 编译【classic timing analysis】-在 compilation report 中选择【timing analysis 】-【tpd】（引脚到引脚的延时）b）时序仿真图仿真是不考虑器件及电路延时的情况下的功能上的仿真验证计电路是否达到预想要求。时序仿真在考虑门级及电路延时的情况下考虑有延时情况下的结果一般接近最后作出的硬件结

14、果。所以功能仿真是验证理论上的正确值时序仿真是考虑误差后的值。按钮开关引脚分配LED灯引脚分配d）结果分析及结论在DEO实验板上，扳动SW2, SW1和SWO开关，可以看到译码之 后的LEDR7LEDR0红色LED发光输出 Programming芯片编程b）芯片编程过程写好代码和得到波形图后，【Assignments】-【Pins-连接端口。设置好三入八出，从计算机连接数据线到EPF10K20TI144_4的FPGA试验箱。连接电源，开始按开关。找到pin J1,pin J2,pinJ3以及LED3-LED9的位置，改变J1, J2, J3的开关状态。看 LED灯的亮熄情况并记录。b）编程芯片

15、验证结果In put :x0In put :x1In put : x2Output: y0Output: y1Output : y2Output : y3Output : y4Output : y5Output : y6Output :y70001000000000101000000I0100010000001100010000F 1000000100010100000100 二!11000000010 二111000000010代表不灯亮，1代表灯亮。c）结果分析与结论由逻辑关系得的上述结果。结果正确。五、实验结论（实验总结与实验心得）虽然已经做过一个实验了， 但是对QuartusII,软件

16、的使用还不是很到位。并且对于问题 的分析也不够透彻，最重要的是我还不熟悉用QuartusII的语言来编写代码，花了很长时间才做好第二个实验并加深了解了QuartusII的一些基本操作。可以说 3-8异或门这个实验的进行让我对这门课有了更深的印象，我想在我以后一定会更熟练地运用软件解决问题。实验一(3)指令译码器电路设计班级 计科1504姓名 张洁学号 201508010402一、实验目的熟悉Quartusll仿真软件的基本操作，并用VHDL/Verilog语言设计一个异或门。二、实验内容1、熟悉Quartusll软件的基本操作，了解各种设计输入方法(原理图设计、文本设计、 波形设计)2、 用V

17、HDL语言设计一个异或门，最终在FPGA芯片上编程指令译码器，并验证逻辑实现。三、实验方法12、实验方法：采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是 QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。13、实验步骤：3、新建，编写源代码。(1) .选择保存项和芯片类型： 【File】-【new project wizard】-【next】(设置文件路径+设 置 project name 为 zlym)-【next】(设置文件名 zlym.vhd 在【add】)-【properties 】(type=AHDL)-【ne

18、xt】(family=FLEX10K name=EPF10K10TI1444)-【next】-【finish 】(2) .新建：【file】-【new】(第二个AHDL File)-【OK】2、写好源代码，保存文件(zlym.vhd )。3、 编译与调试。确定源代码文件为当前工程文件，点击【process in g】-【start compilation】 进行文件编译。编译结果有一个警告，文件编译成功。4、 波形仿真及验证。新建一个 vector waveform file。按照程序所述插入 X1,X2.X2以及Y（8） 四个节点（x1,x2,x3为输入节点，Y为输出节点）。（操作为：右击-

19、【insert】-【insert node or bus】-【node finder】（pins=all；【list】）-【】-【ok】-【ok】）。任意设置 X1,X2,X3的输入 波形点击保存按钮保存。然后【start simulation】，出name Y的输出图。5、时序仿真。暂时不知道什么是时序仿真6、FPGA芯片编程及验证选择pins,连接计算机到实验箱，操作。四、实验过程14、编译过程a）源代码如图（VHDL设计）b）编译、调试过程确定源代码文件为当前工程文件，点击【process in g】-【start compilation】进行文件编译。编译结果有四个警告，文件编译成功。

20、c）结果分析及结论结果正确，15、波形仿真a）波形仿真过程（详见实验步骤）b）波形仿真波形图c）结果分析及结论0-10ns： 0011 000010-20 ns: 0011110020-30ns: 0011001130-40ns: 1001000040-50ns: 01100000MOVA=1MOVB=1MOVC=1ALU=1ALU=1通过波形图可以得出实验结果正确16、时序仿真e）时序仿真过程做好上述步骤后， 编译【classic timing analysis】-在 compilation report 中选择【timing analysis 】-【tpd】（引脚到引脚的延时）b）时序仿真图f）结果分析及结论X11引脚到JMP引脚的实际p2p时间为10.732ns,其余分析见图tpd （引脚到引脚的延时）17、Programming 芯片编程c）芯片编程过程写好代码和得到波形图后，【Assignments】-【Pins】-连接端口。设置好八入十三出，从计算机连接数据线到 EPF10K20TI144_4的FPGA试验箱。连接电源，开始按开关。找到位置，改 变开关状态。看灯的亮熄情况并记录。b）编程芯片验证结果XENDataoutOUT0011 R1 R211000000000000MOVA=1001111 R21010000