彩灯循环控制电路DOC

1、电子技术课程设计 四路彩灯控制器设计与制作学院 : 电子信息工程学院 专业、班级： 姓名： 学号： 指导教师：目录.设计任务与要求（2）二. 总体框图（3）三. 选择器件（5）四功能模块 （ 11 ） 五总体设计电路（14）(16)六课程设计心得四路彩灯控制器设计与制作、设计任务与要求设计一个循环可预置序列发生器，并用一控制彩灯的循环显示。不 同的预置产生不同的效果。实现循环序列发生器和彩灯控制电路，使得彩灯按一定的规律循环 显示。假定循环规律为：L1 L8的状态是00001111（ 0表示火，1表示亮）， 每隔一秒灯L1 L8的状态依次循环一位，即：L1循环序列发生预置控制电路设计控制电路，

2、可自动预置4种不同的初状态，每隔64秒改变一种, 并在这四种初状态循环，使得彩灯定时改变显示的效果，假定四种不同的 初状态为：00001111, 00010001，00110011，01110111、总体框图时钟信号发生电路彩灯控制电路时钟信号发生电路部分：振荡器有多种振荡器电路，其中（a）图为CMO非门构成的振荡器，（b）图 为石英晶体构成的振荡器，（c）图为555构成的多谐振荡器。CMOS非门构成的 振荡器的振荡周期T=1.4RC, 555构成的振荡器的振荡周期 T=0.7 （R+2R） Co我最终还是选择了 555构成的振荡器，因为555使用起来方便、简单。通过调节 R1, R2和C1的

3、大小调节振荡频率以达到1HZ的秒钟连续脉冲DRf22MC1 J F OH 32768Hz"3/22pFR I50kQ20pF图2石英晶体振荡器（b）R2SlkohmvccR11 rOltlFIOuF1 kohmRSTVCCOUTDLSTHRTRICONGNEJ555 VIRTUAL图 3 由 555 定时器构成的多谐振荡器循环序列发生器部分：3个74LS163构成循环序列发生器部分，由于是64秒改变一种状态，所以 用二片74LS163组成一个64位加法计数器（按16 x 4进行把2个74LS163组装 计数器），每循环一次64位产生一个进位输入到第三个 74LS163,第三个74LS

4、163 是一个 4 位加法计数器，并通过它来控制预置控制电路中的 4 个 73LS373 的使 能端，从而决定输入的每种初态。详细的控制办法是：让第三个 74LS16 的输出 00分别通过一个非门变成 11 再和头 2 个 74LS163 的进位一起通过一个三输入与非门变成低电平0 加到初态为 00001111 的74LS373的使能端，这样就可以使器导通。当前面的 64 位计数器在来一个进位时， 00变成 01，这样让 1 的那个输出端 通过一个非门，然后和 0 的端口以及刚才的进位一起通过个与非门，是输出为 0 节到初态为00010001的第二个74LS373的使能端，让其导通。再次过64

5、秒后，计数器产生一个进位使第三个 74LS373输出为10，让1的 端口通过一个非门， 然后把它和 0 的端口以及进位信号一起输送到一个三输入与 非门，使之输出为0接到初态为00110011的第三个74LS373的使能端让其工作。最后在完成一次 64 位的计数，产生一个进位，使之变成 11，把他们都风别 通过一个非门， 然后在和进位信号一起通过一个三输入的与非门， 并把它的输出 0接到滴4个初态为01110111的74LS373的使能端，使其工作。由于第三个的74LS373是一个4位加法计数器，所以当到了 11时自己又自 动返回到 00，加法器完成一个 64 计数，就产生一个进位， 00 又变

6、为 01 。依次 往复循环。预置控制电路部分：4个74LS373构成预置控制电路部分，因为存在 4种不同的初态，考虑到 74LS373的高阻态而且它拥有8个输出端正好符合要求，所以我们可以把这4种 初态预先寄存在此。由于使能端关闭时 74LS373 的输出是呈现高阻态所以可以 把他们的输出端直接相互连在一起然后分别送至 2 个 74LS194 移位寄存器的输 入端。把四个74LS373的Q1都连在一起放到第一个74LS194的第一个输入端， 然后把四个74LS373的Q2都连在一起放到第一个74LS194的第二个输入端，依 次放置，直道把四个74LS373的Q8连在一起放到第二个74LS194

7、的第四个输入 端。除此之外，我们还应把所存信号始终至于高电平。 就可以保证当使能信号一 存在就可以输出一开始就寄存在器件里的数据。彩灯控制电路部分：2个74LS194构成彩灯控制电路的主电路，8个彩灯分别接在2个的输出端， 考虑到题目要求8种状态是右移的，我们只需把每个的 SR端和Q3端相连即可 实现右移。由于当 S0S1 是 11 时置数， S0S1 是 10 时实现右移，所以我们可以把 64位加法计数器部分产生的进位作为 S1的输入信号送给S1,于是当产生一个 进位时，74LS373输出的状态就可以顺利的置入双向移位寄存器 74LS194内，当 这个脉冲过来后时， S1 又变为 0，于是就

8、可以实现右移了。以上所有的期间的脉冲信号都是同一个脉冲信号，均由 555 定时器来产生，以保证同步。三、选择器件本次课程设计所用器件如表一:型号名称数目74LS194双向移位寄存器274LS163十六进制加法计数器374LS373数据寄存器474LS04非门374LS12三输入与非门474LS08与门174LS00与非门1555定时器脉冲信号发生器11) 74LS194移位寄存器其中D0,Di,D2,D3为并行输出端；Sr为右移串行输入端，Sl为左移串行 输入端；Si,So为操作模式控制端；CP为时钟脉冲输入端。功能表In pul*OutpidtClaarModaCksckSerialPara

9、llelOaQbQcQ&31SOLaflRightABcDLXX>XXXXXLLLLhlXXLXXXXXQ*oOeoQc»QdoHHHXXabcbcdHLHXHXXXSHLHXLXXXMHLHXX其XOCnHHHL1rLXXXXQbo°DnLHLL>cXXXXXOaccoOdoH-高社平L-低电平X任惹电平 ! 一低到高电平跳变 a-dA-D端的稳态输入电平Qao-Qdo-规定的稳态条件建立前a Ad的电平QAn-Qi> 一时钟最近的1前Qa-Ad的电平图五功能表LSI 94 A图六 内部原理图2）74LS163计数器它是同步十六进制加法记数器，当

10、LOAD端输入底电平时处于预置数状态，D0 D1、D2 D3的数据将会在CP上升沿到达时被置入 Q0 Q1 Q2 Q3中，它的预 置数是同步的。下图是74LS163的引脚分配图，图中LD为预置数控制端，D0-D3 为数据输入端，C为进位输出端，RC为异步置零端，Q0-Q3位数据输出端，EP 和ET为工作状态控制端。163的清除是同步的。当清除端 CLEARS低电平时，在时钟端（CLK上 升沿作用下，才可完成清除功能。163的预置是同步的。当置入控制端 LOAD为低电平时，在CLK上升沿 作用下，输出端（QA-QD与数据输入端（A- B）相一致。当CLK由低至高跳变 或跳变前，如果计数控制端（E

11、NP ENT为高电平，贝U LOAD应避免由低至高电 平的跳变.cr cr r> 气 i>. ry汝m图七74LS163引脚图篩A输tiiCR LD C?p CPt CP 5 D】 D; Ds3QiQi QjQXX X tXXX X0 0 0 010X X tdodi di thdo山曲 曲111JtXxX X賤11DX tXxX X保持11X 0XXxX X图八 74LS163功能表163的计数是同步的，靠CLK同时加在4个触发器上而实现。当ENF和ENT 均为高电平时，在CLK上升沿作用下QA-QD同时变化，从而消除了异步计数器中 出现的计数尖峰。163有超前进位功能。当计数溢

12、出时，进位端（RCO输出一 个高电平脉冲，其宽度为 Q0的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。在CLK出现前，即使ENP ENT CLEARS生变化，电路的功能也不受影响。3）74LS373寄存器74LS373是八D锁存器（3S,锁存允许输入有回环特性），常应用在地址锁存 及输出口的扩展中。74LS373内有8个相同的D型（三态同相）锁存器，由两个控 制端（11脚G或EN； 1脚OUT CONT 0E控制。当0E接地时，若G为高电平， 74LS373接收由PPU俞出的地址信号；如果 G为低电平，则将地址信号锁存。 工作原理：74LS373的输出端OOO可直接与总线相连。

13、当三态允许控制端OE为低电平时， OOO7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0O7呈高 阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。图九引角图DnLEOEHHLHLHLLXLLQoXXHz*LS373当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O 被锁存在已建立的数据电平图十功能表4）555定时器应用国产双极型定时器CB555电路结构图。它是由比较器 C1和C2,基本RS触 发器和集电极开路的放电三极管 Td三部分组成。Vh是比较器C1的输入端，V12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由Vcc经三个五千欧

14、电阻分压给出。在控制电压输入端Vx悬空时，Vri=2/3VcgVr2=1/3Vcc。如果 Vco外接固定电压，贝U Vr=V：oV r2=1/2VcoRd是置零输入端。只要在Rd端加上低电平，输出端vo便立即被置成低电 平，不受其他输入端状态的影响。正常工作时必须使 Rd处于高电平。图中的数 码1 8为器件引脚的编号。图十一 555定时器逻辑符号555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以 方便地构成脉冲产生和整形电路。图 十二555定时器内部结构图O(A) 电路组成555集成定时器由五个部分组成。1、基本RS触发器：由两个“与非”门组成2、比较器：C1、C2是两个电压

15、比较器3、分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器 C1和C2提供参考电压。4、晶体管开卷和输出缓冲器：晶体管 VT构成开关，其状态受Q端控制。输出缓冲器就是接在输出端的反相器G3,其作用是提高定时器的带负载能力和隔离负载对定时器的影响。(B) 基本功能当R=0时，Q=1，输出电压V。二Vol为低电平，VT饱和导通。21当R=1时，VthVcc时，VT -Vcc时，C1输出低电平，C2输出高电平，33Q =1，Q = 0，Vo -Vol，Td 饱和导通。2 1当R=1、Vth :-Vcc、VTR -Vcc时，C1、C2输出均为高电平，基本RS3 触发器保持原来状态不变，因此v。

16、、VT也保持原来状态不变。当 R /、VthCvc2 -<1 'V* :Vcc时，C1输出高电平，C2输出低电平，Q",3Q= 1, V。=V°H , VT 截止。555定时器功能表输入输出阈值输入（VI1）触发输入（VI2）复位（阳）输出（）放电管TX1.X00导通孕11截止3內10导通11不变不变表二555定时器逻辑功能表5）74LS04 非门当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平 接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于深 度饱和的基极电流。仔细观察一下图中给出的三极管开关电路即 可发现，当输入为高

17、电平时输 出等于低电平，而输入为低电平时输出等于高电平。 因此输出与输入的电平之间 是反向关系，它实际上就是一个非门。（亦称反向器）。当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电 平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于 深度饱和的基极电流。设计电路所用的芯片是74LS04，如下图所示：“0C冋 冋 冋ITI鬥ri>lrl>-b匕d LdLU UJGND图十三 74LS04的内部结构图功能表如下图:输入输岀LHHL表三 非门功能表逻辑函数式Y= A1A1U14vcc1Y2136A2A3126Y2Y4115A3A5105Y3Y694A

18、GND184Y图十四74LS04的管脚图逻辑符号6 )74LS12三输入与非门-1 2 3 4 5 6 7 c cccccd A B A B c Y D1 1 2 2 2 2 NpnBbbhB41rTK 091创Vcc1C1Y3C3B 3A3YInput*OutputABCVXXLHXLXHI LXXHHKHLY ABC功能表图十五 74LS12引脚图引出端符号1A 3A 输入端1B 3B输入端1C 3C 输入端四、功能模块1) 555多谐振荡器组成脉冲发生器多谐振荡器不需要外加输入信号，只要加上直流电源就能自动输出相应频率 和宽度的矩形脉冲。由于矩形脉冲含有丰富的高次谐波，所以称为多谐振荡器

19、多谐振荡器电路能从一种状态翻转到另一种状态，变化极其迅速。多谐振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用成品振构成振荡 器电路。一般来说，振荡器的频率越高，计时精度越高。如果精度要求不高也可 采用集成逻辑门与RC组成的时钟源振荡器或由集成定时器 555与RC组成的多谐 振荡器。参考电路图如图所示图十六多谐振荡器输出波形图如下所示：振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟计 时的准确程度，通常选用成品振构成振荡器电路。一般来说，振荡器的频率越高， 计时精度越高。如果精度要求不高也可采用集成逻辑门与 RC组成的时钟源振荡 器或由集成定时器555与RC组成

20、的多谐振荡器。这里选用555组成的多谐振荡 器，多谐振荡器的频率可以设为为fo=1OOOH Z。2）循环序列发生器两个16进制加法计数器构成了一个 64进制的计数器，由于是64秒改变一 种状态，所以用从右开始数的前二片74LS163组成一个64位加法计数器（按16 x 4进行把2个74LS163组装计数器），每循环一次64位产生一个进位输入到第 三个74LS163,第三个74LS163是一个4位加法计数器，并通过它来控制预置控 制电路中的4个73LS373的使能端，从而决定输入的每种初态。用最左边的 74LS163组成一个4进制的加法计数器。电路图如下：图十七循环序列发生器电路3）预置控制电路

21、：74LS373构成预置控制电路部分，因为存在4种不同的初态，考虑到74LS373 的高阻态而且它拥有8个输出端正好符合要求，所以我们可以把这4种初态预先 寄存在此。由于使能端关闭时 74LS373的输出是呈现高阻态所以可以把他们的 输出端直接相互连在一起然后分别送至2个74LS194移位寄存器的输入端。电路图如下：PM J i fl -fl i A AInifmm nPM H r mxhH w -hwAJ- i4）控制显示电路体现了题目要求的4种初态，64秒变换的方式r . I 11 r1图十九控制显示电路五、总体设计电路图在Multism2001中仿真此电路，64位的加法计数器每完成一次6

22、4计数，就 会产生个进位信号，这个进位信号会控制 4进制加法计数器的计数端使其计数， 4进制的法计数器没产生一个数会和那个64位的进位信号一起通过一系列 TTL门电路到达73LS373控制的预置电路。通过控制其使能端来控制初态的导入。我 把4种不同的初态接到了两片74LS194的输入端，考虑到题目是要求右移，我把 S1的直接和64位的进位信号端接到了一起，把S0一直接高电平。有进位信号时， S0S1是11会把一种 初态置进去。01时又会实现右移。自动预置 4种不同的初 状态，每隔64秒改变一种，并在这四种初状态循环，使得彩灯定时改变显示的 效果，四种不同的初状态为：00001111, 00010001, 00110011, 0111011164秒变 换一种初态，变换初态后的64秒内是一直在循环右移的。依次往复运行。经过对以上各个步骤的总结可以的到最终的结果，通过软件对最后的结果进