产品硬件开发评审流程

1、文件编号:产品硬件开发评审流程编制:审核:精选文库文档修改历史日期版本作者修改内容评审号变更控制号发布日期01. 00. 00014目录1、目的2、适用范围3、评审需求4、评审计划5、评审结果判定6、评审流程图7、附录1、目的：为规范产品硬件的研发评审工作制定此硬件研发评审流程。2、适用范围：适用公司产品硬件的研发评审。3、评审需求：产品硬件评审可分3部分：硬件原理图评审、PCB评审、PCBA评审。在硬件开发设计过程中，各个阶段完成后需填写硬件评审申请表提交硬件评审小组，提出评审需求。4、评审计划:硬件评审小组根据评审需求制定评审计划书，可参考附录及结合实际情况制定具体的评审项目。5、评审结果

2、判定：硬件评审小组在制定评审计划时，需根据相应的审查项目划分权重等级，并明确评定结果的判定标 准。评审不通过，需返回开发设计改良或进行风险评估，之后再重新评审。6、评审流程图：研发提交硬件 评亩申请表评审小组制定 评亩计划书评宙小组进行 评亩评亩不通过研发改巨 风险评估评亩通过评亩结束7、附录：单元电路评审：针对产品硬件常规设计所涉及的单元电路进行常规性评审，审查各单元电路是否符合设计标准。请参照下表，审查通过项目请打（V）,审查未通过项目请打（X）。审查硬件板未涉及到的单元电路模块可不填写。单元电路审查一览表审查建议审查项目审查内容审查结果1、审查电路中是否设计电源滤波 电路。2、审查电路中

3、电源滤波器的形式滤波电路是否有效，是否为单电容型或单电感型，而未采用n形电源滤波 器。3、对单板的n形电源滤波器 参数 进行审查。1、审查ID电路的形式是否符合 规范电路的要求。ID电路 2、审查ID电路的参数是否正确。3、审查卬电路是否有隔离电阻 或隔离芯片。1、硬件设计中不推荐使用可关闭 的WDT系统，即计数器清 零电路应 是单稳电路而非锁存电路。如果设 计为可关闭的WDT刷新时应是关闭 后立即开 启，不可使watchdog处 于长期关闭的状态。2、WDT设计中，坚决不可使用 分 离元件依靠电容充电实现WDT电 复位、WDT路。（看门狗）3、在WD设计中，计数时钟应尽电路量取用本板时钟。防

4、止因为其他单板更换，插拔导致时钟不正常时，本板WDT电路工作失常。4、上电时WDT计数器应可清零。5、单板设计中有无手动复位开关。6、设计中是否为重要芯片设计供 软件单独调试的复位口。7、复位电路中消抖电容的容值是否过大。8、审查WDT输出的复位信号是否 接在电源管理芯片的输 入，通过电 源管理芯片的输出对单板进行复 位，而不是用WDT输出的信号直接 对单板进行复位。1、审查高速信号长线传输中有无 加入匹配。2、审查匹配形式的正确性，效性。3、审查匹配参数的正确性。4、不可在同一信号线上同时进行终 端并接与始端串接匹配。匹配电路 5、审查终端匹配时，信号输出芯片 的驱动能力是否满足。6、审查时

5、要结合PCB布线图进行审 查。1、在不考虑延时的情况下,分析单 板的输出信号之间的时序关系是否满足整机时序指标，最好是 符合理想的时序要求。2、不考虑延时的情况下，单板对输 入时钟的利用是否合理，所用芯片的输入信号的时序关系是否 满足专用芯片对输入信号时序的要 求。3、CPU与外围芯片的时序是否能可靠配合。包括外围芯片是否能 很好支持CPU的读写时序和采用高 信号时序速CPU时RAM ROM等存储器件的速度是否与CPU匹配。4、可编程逻辑器件接口逻辑设计是 否能使输入信号可靠读入以及其输出 信号是否能满足其它芯片的时序要 求。在可编程器件选用上，其速度是 否与其他芯片匹配。5、总线三态时序设计

6、时是否考虑到 各控制信号之间有足够的裕度，以防 止总线冲突。1、审查所有芯片的外围电路器件应用CPU应用DSP审查差分接口电路光电耦合电 路的接法正确性。2、审查对芯片无用脚的处理。3、对芯片工作方式的审查。1、审查与外围器件的接法是一否 依照器件手册推荐。2、时钟审查。3、控制信号审查。4、I/O 口用法审查。5、外接存储器的速度匹配。6、不用输入端的处理审查。1、与外围接口器件的连接。2、 MP/ MC: Micro processor/ microco mpu ter方式选择端，当 采用外部存储器时，应通过 上拉电 阻接VCC当采用内部存储器或 BOOT寸，应通过下拉电阻接地。3、BOO

7、T实现：DSP程序引导共 有多种方式，如果采用BOOT审查实现程序引导的接口方法是否 正确。4、HOLD总线占用请求，不用时应 接上拉电阻。5、中断输入端：INTI、 INT2、INT3、INT4> NMI,不用时应接 上 拉电阻。6、其它无用输入端是否有上拉电 阻或下拉电阻/接地。1、如果是远距离点对点通讯，接 口的保护非常重要，应是审查的重 点。2、近距离点对点接口方式，审查 接口电路的参数。3、一点对多点接口方式，审查接 口电路的参数。1、直流电气参数审查。2、审查光耦的反向电压和驱动能 力是否满足要求。3、对于单向输入的光电耦合器 件，应在输入端并接反向二极管。4、光电耦合器件的

8、电流传输比的 离散性很大，电路应保证在这个参 数范围内的所有光耦()()()()() ()器件可正常的导通及截止。5、对于大多数光电耦合器件，输 出端提供了输出三极管的基极，应 将它通过一个1MQ左右的电阻接 地。6、交流电气参数审查。7、审查光耦合器件接口电路的响 应速度是否满足系统要求。1、变压器的主要作用是电压、电 1流变换，原副边的变化比（线圈匝数比）必须满足接口电路 的要求。2、审查输入输出端的阻抗是否匹 配。3、电路中应有隔直电容，电容的 变压器隔离大小应保证既能很好的隔离电路直流分量，有不对有用信号产生较大的衰减，也不因此而带来阻抗的 失配。4、变压器接口电路通常用于传输 远距离

9、信号，审查时应留意电路中 是否有保护电路，保护电路是否合 理。1、电阻器的阻值参数是否符合电 路要求，通常使用电阻的数值与电 路理想的数值有偏差，审查在此偏差范围内能否 保证 电路功能正常实现。2、电阻器的精度等级是否符合要 求。在使用中，应考虑电阻阻值的 偏差是否符合电路要求，在精度要 求特别高或较高的地方，如测量电 电阻器审查 路、倒相电路'应使用阻值偏差为 "2%人下 的电阻器，一般的电路可使用允许偏差为10%的电阻器。3、电阻器的额定功率是否符合要求。为满足可靠性的要求，应 根据具体的电路计算电阻实际消耗 功率，选用电阻器的额定功率为实 际消耗功率的1.5一2倍。4、

10、电阻器的最高工作电压是否符合要求。允许加在电阻两端的 最高电压可由下式求得：工作电压 =（电阻的额定功率*电阻值）平方 根值。当电阻器 两端的电压超过规 定值时，电阻器内部会产生火花、 引起噪声、甚至损坏。1、电容器的容量。审查电容器的 容量数值是否合适。2、耐压及一匚作电压。在实际使用 中工作电压应小于标称的耐压数 值，一般为工作电压为耐压的一 半，以降低电容的故障率。3、极性审查。审查中考虑即使电 电容器审查压的平均值的极性符合要求，也还必须叠加上交流和尖峰电 压的负峰值后是否会出现反极性的 现象。4、精度。中频变压器用的调谐 电 容，本机振荡用的垫整电容 器，应 选用I级精度的电容，作耦

11、合、旁 路的电容器可任意 选用。1、审查稳压管的稳定电压的 值能否保证单元电路功能的正 常实现。稳压二极管2、稳定电压随工作电流和温度的不同而有所改变，同一型号 的稳压管，其稳定电压的数值 也不是固定的数值，审查误差 为电路带来的影响。1、单板有无自检功能。单板附加功2、设备升级是否方便。能审查3、单板维护是否方便。4、单板的可测试性。1、审查各类集成电路的输出 能力是否满足电路的要求。2、审查开路门的上拉电阻是负载驱动能否满足相应驱动条件。力的审查3、审查各类不同集成电路间相互驱动时电流，电压驱动能 力。4、可编程逻辑器件使用时须精选文库审查输出端和接口器件的电平配 合。5、审查并行总线，串

12、行总线的驱 动能力。6、其它专用器件必须使前级输出 电流、电压极差值满足后 级输入电 流、电压要求的极差值。1、审查保护电路是否合理，保护 元件的参数和布局是否正确。保护电路审 2、高速信号传输电路中，还要注 查意保护器件的电容特性是否满足高速信号传输的要求。1、PGND与GNC一定要隔离，并有一变压器接口 电路触点开关电路定的距离；而且，变压器的输入、 输出端之间应保证电气上隔离，以 使系统有很好的抗共摸干扰能力， 也避免因雷击、高压碰线等带来的 输入端高压串入逻辑电路中。2、热敏电阻必须安放在压敏电阻 和防雷芯片的前面，才能能实现其 保护功能。3、压敏电阻应能对传输线对 地过 高的电压进行

13、嵌位保护，以消除接 口线上的共摸电压。4、对大多数的接口电路来说，阻 抗匹配是很重要的。由于PTC电阻 一般有530欧姆的冷态电阻，它 的接入可能会影响接口电路的阻抗匹配。审查时应 把热敏电阻的冷态电阻计算进去。1、审查触点开关电路是否有保护 电路，方法是否正确。2、对大电流情况，即使连接导线 很短，但如果我们不清楚负载的具 体阻抗特性，开关两端都应该加保 护电路。3、提倡对大电流开关，无论是 触 点开关还是无触点开关，都加上限 压保护电路。4、对己有保护电路的，审查时()()()()()()()()()1精选文库还应当注意保护器件的参数选择和 接入位置是否正确，是否靠近被保 护器件，连线是否

14、尽 量短。5、在具有感性的电路开关时，如 继电器控制线圈的电路中，有否考 虑到瞬间过压保护。6、审查保护器件尽量靠近被保护 器件，保护电路的走线尽 量短，这 也应是审查的重点。1、确定单板和单元电路是否需要 过流过压保护，以及保护电路的类型，多电源系统是否需要自动同时 电源保护电掉电保护等。路2、审查电路上是否正确使用了保护电路，保护电路的设计和器件参 数的选择是否满足上述要求。3、过压保护电路的位置，必须 在 保险管的后而。1、审查单板设计时是否考虑易发 热器件的散热问题。2、审查有无过流过压保护。其他审查项3、审查单板是否做到输出口断电为高阻。4、审查单板复位时公用信号接口能否保持三态。5

15、、审查单板中设计有两脚晶振， 是否有镀锡铜线固定。1、分析设计中是否存在逻辑冒险 或功能冒险，存在冒险的信号是否 作为了触发器的时钟、异步清0、组合逻辑输置位信号。出信号2、输出给外部的等效于时钟的信号，如读写信号，是否由组合逻辑 产生，是否存在毛刺。3、触发器的异步置位、清 0 是否会存在同时有效的情况。1、对于局部同步电路要分析 主时 钟的布线情况，分析最大时钟偏差 时序问题的大小，从而判断是否存在建立一保持时间问题。2、对于异步电路接口，要对其时 序进行验证，看看触发器的21设计实现与 设计意图的 一致性PCB审查建立一保持时间是否满足器件 要求。1、审查有无设计失误造成某一 方面的功能

16、不能实现，要根据 电路实际工作情况设计各种输 入测试向量，通过仿真工具来 对某个具体电路实现的功能进 行仿真测试，看它的输出功能 是否正常，是否达到了设计的 目的。2、审查开发工具编译优化造成 最终结果与设计意图不符。要 分析开发工具编译完成后给出 的报告文件，分析开发工具在 编译时作了哪些优化，优化后 的结果是否仍与设计意图一 致，是否会导致电路功能变化。3、如设计原理或器件选择不适 当造成关键路径时延理论或实 际上大于该部分时序电路的时 钟周期，电路在极限工作条件 下可能无法可靠工作。可通过 分析同步电路设计中的最长延 时路径，通过时延分析工具确 定它的时延大小，看最大时延 是否超过了一个

17、时钟周期。若 超过了一个时钟周期，则该 部 分电路的工作可靠性无法保 证。1、模拟电路与数字电路占不同的区 域，同一类数字器件尽可能分布在一 起，模数电路位于两者的交界处，使 模拟部分的管脚位于模拟地上方，数 字部分的管脚位于数字地上方。在数模混合的单板上，AD芯片的摆 放位置应尽量先满足模拟部分的需 求。2、把电路板分为不同的直流电压区域，女0 5VDC区、12VDC区等 等；同时使用多种电源的器件应该位 于区域的交界处。3、接口器件靠近HEAD布置。4、时钟远离I/O电路，同时输入、输出回路应该尽量远离；特 别是模拟高频信号的发送和接收 部分尽量分开，不宜交叉，最好将 这两部分的地线层分开

18、，相应的 信号在各自地线层 上方走线。5、电压调整器这类器件应离易 受干扰的模拟信号较远，以减少 干扰。6、器件放置的方向应便于散 热；高热器件均衡分布；温度敏 感器件（如光模块）远离高热器 件。7、布局应该尽可能做到使关键 的高速信号走线最短。8、几种不同类型的电源分开。9、模拟电路电源与数字电路 电 源分开。10、不同类型的数字电路（如TTL与PECL电源分开。11、高频线路接口的收电路和发 电路电源分开。12> HEAD头上的电源插针数应该 满足最大电流的要求。13、电源引脚的物理位置定义， 应注意安全性，不同种类的电源 引脚要分开一定间隔，特别是与 地脚应有一定距离。14、不允许

19、有任何电气上浮空的 金属。15、不同种类电路的地最好分 开，如果无法提供不同的地平 面 的话，可以在同一地平面上分割 地，成为一个个“地岛”但是地 岛的分割不能过多，尽量不要出 现条状的地岛，若不得以，则可 的分割不能过多，尽量不要出现 条状的地岛，若不得以，则可以 将条状地放在PCB板的边缘。)16、数字地和模拟地的开槽不宜 过小，需严格做到单点接地。数 字地网和模拟地网本身应以网状 连接，尽可能减小信号环路面积。17、防雷地和工作地在板上严格分 开，防雷器件的接地应接PGND不能接GND在隔离变压器内边 的防护器件不应再接PGND不然将通过PGND将雷击 信号反串电路，使隔离变压器失 效。1、去藕电容的位置应尽量靠一近芯片电源引脚。2、终端匹配电阻接在最后一个负 载处，且应尽可能靠近终 端器件。3、某个集成芯片的外围器件应该 附属器件的紧靠该芯片，如锁相环外围鉴相电位置容、电阻CPU的晶振等尽可能靠近相应的芯片。4、每个电源的滤波电路应该 紧靠 应用该电源的集成芯片处。5、I/O信号线的去耦器件应尽可 能在接口处。1、高电压、大电流信号与低电 压、小电流信号分开。2、模拟信号与数字信号分开。3、高频信号与低频信号分开。4