嵌入式DSP处理器μDSP的体系结构设计

1、嵌入式dsp处理器dsp的体系结构设计所做过预研性课题，还没有形成自己的自立学问产权的技术，因此对dsp处理器的设计有不行估计的作用，而体系结构的设计是处理器设计的灵魂，处理器的设计首先从体系结构的设计开头，dsp处理器的体系结构向来紧紧围围着dsp算法和各种应用的不断进展而改进和优化，随着各种并行处理技术（vliw，simd，超标量，多处理机等）、可重构技术和低功耗体系结构技术的浮现，使各种新的dsp处理器体系结构不断涌现，使得如今的dsp处理器性能不断提高，并使它们在通信、自动控制、雷达、气象、导航、等许多实时领域得到了广泛应用。而这些领域都要求处理器是高速、低功耗的。因此我们在对当前ds

2、p体系结构的最新进展的全面考察的基础上，考虑到低功耗、低成本、高性能等要求，设计了一个16位嵌入式定点dsp处理器dsp的体系结构，1。下面就dsp的结构、流水线设计、特别的命令系统、寻址方式、强大的控制部件和高速的运算单元等几个方面向dsp的体系结构设计举行了具体的阐述。1改进型哈佛总线结构因为dsp处理器主要应用于各类数据运算，数据吞吐率都十分大。特殊是举行乘累加运算时，需要2个甚至3个数据同时参加运算，传统的冯?诺曼结构无法满足数据和命令存取的需求，所以，dsp处理器普遍采纳哈佛总线结构。虽然哈佛结构用法实行分开的程序存储器和数据存储器，以满足同时存取数据和取命令的需求，但是这种结构因为

3、缺乏命令和数据存储空间的灵便性，使得存储器空间不能得到灵便、充分的用法。为进一步提高性能，dsp采纳了改进的哈佛结构，在采纳分开的程序存储器和数据存储器的同时，允许数据存储在程序存储器中，数据存储器和程序存储器统一编址。程序存储器的大小为32k*24bit（命令为24位宽），数据存储器大小为32k*16bit（数据位宽为16）。采纳4总线结构，这4条总线分离是程序地址总线（pma）、程序数据总线（pmd），数据地址总线（dma）、数据数据总线（dmd）。存储器采纳同步sram，并采纳流水线方式存取数据和命令，完成一次拜访需经过两级流水线。为进一步提高存取灵便性，程序总线既可以取命令，又可以存取

4、数据，既可拜访程序存储器，又可以拜访数据存储器。另外，为了削减存储器的拜访周期，增强了一个片内命令cache，用来存放常用的命令，cache的大小为64*43bit，可存储64个命令地址对。命令cache采纳组相联映射方式，并实行最近最少用法（least recently used）替换策略。这种改进的哈佛结构不仅提高了命令和数据存取的效率，还提高了存储器的利用率，是一种比较好的结构。2六级流水线设计流水线设计是现代处理器设计的核心。流水线的设计要考虑诸多的因素，比如流水线各级的平衡、流水线的吞吐率以及流水线的结构复杂度等方面，我们采纳六级流水线设计，每一级的名称及需要完成的如下功能：（1）l

5、ook-ahead address (la)：这一阶段程序控制器从各个地址来源中选出本时钟进入流水线的命令的地址，把命令地址放在pma总线上，它也用于解决总线矛盾问题。由于pma总线可能同时被la和ad两个阶段用法，这时总线发生矛盾，程序控制器就查找这条命令是否在cache里。假如命中（hit），命令就从cache中提前取出，使得ad可以用法总线；假如不命中（miss），就让ad优先用法总线，程序控制器在下一个周期得到pma总线。（2）prefetch address (pa)：这一阶段把命令地址送到存储器，开头取命令。因为用法的是同步两级流水sram，这一阶段命令并没有马上被取出，要到下一周

6、期结束时才完成取指过程。（3）fetch address (fa)：这一阶段命令通过pmd总线从存储器取出。由于存储器需要两个周期的时光完成拜访，即从地址放在总线上到得到数据需要两个周期，所以上一周期开头的取命令到这个周期结束。（4）address decode (ad)：命令的某些部分被译码，比如dag操作。假如命令需要存储器数据，这个数据的地址就放在适当的地址总线上。同时将没有解码的部分送到下一级。（5）instruction decode (id)：这个阶段对命令的其余部分译码。同时也用于等待存储器拜访，因为取数据同样要两个周期。（6）execute (pc)：这一阶段执行命令，设置各状

7、态标记位，并把结果写到适当的寄存器中。3特别的命令系统处理器的设计首先从命令系统设计开头，不同的命令系统也打算了不同的处理器结构设计，dsp的命令系统十分丰盛，可以完成各种dsp算法所要求的功能，大体来说，需要设计以下4大类命令：程序流控制命令，数据移动命令，运算命令和多功能命令。必需满足以下要求：（1）24位命令宽度；（2）高密度命令编码；（3）提供多功能命令，使得一条命令可完成多个操作；（4）支持双字命令；（5）提供零开销循环命令；（6）与主流dsp（公司的adsp219x系列）兼容。4灵便的寻址方式因为dsp算法的独特性，普通通用处理器的一般寻址方式不能满足要求，所以dsp处理器普通采纳

8、许多特别的、灵便的寻址方式。dsp中主要有6种寻址方式：挺直寻址、前变址寻址、后变址寻址、循环寻址、位反寻址、分页寻址。要实现这些寻址方式，设计了一个数据地址发生器（dag），如下图2，考虑到dsp可以同时对程序存储器和数据存储器举行拜访，设计了两个dag，它们的不同之处在于：dag1只能产生数据存储器地址，但有位反功能；dag2可以产生数据存储器地址也可以产生程序存储器的地址，但是没有位反功能。它有4个寄存器组：索引寄存器组（i registers）、修改寄存器组（m registers），长度寄存器组（l registers）和基址寄存器组（b registers）。每个寄存器组有4个16

9、位的寄存器，可以通过dmd总线举行读写。i寄存器组存放拜访存储器的实际地址，m寄存器组用于保存地址偏移量，l寄存器组和b寄存器组则是特地用于循环寻址的，前者保存循环寻址中数据块的长度，后者保存循环寻址的首地址。图中虚线框中部分为dag1所独有。5强大的控制部件控制部件是完成囫囵dsp处理器各个部分之间协调工作的重要部件。控制部件主要负责命令地址的产生、流水线的控制以及处理各种相关、异样、中断等工作，以保证数据通路的正常工作。控制部件的任务是十分艰难的，没有一个功能强大的控制部件，囫囵dsp处理器将无法正常工作。dsp的控制部件根据功能可以大致分为命令地址挑选规律、流水线控制规律、循环控制规律和中断控制器等几部分。6高速的运算单元运算单元是dsp处理器的执行部件，是实现各种dsp算法的核心部分。全部算法的实现都是由运算单元的基本功能组合而成，全部的其他部件如控制部件、数据通路都是为运算单元服务的，为运算单元提供各种控制和充分的数据。dsp有3个功能强大的高速运算单元：算术规律单元（alu），乘法累加单元（mac），移位器（shifter）。处理器的设计是一个十分复杂的工作，体系结构的设计是处理器设计的灵魂，设计者濒临的任务十分复杂，要确定处理器的应用目标，针对应用目标