译码器寄存器计数器_第1页
译码器寄存器计数器_第2页
译码器寄存器计数器_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、2.5 锁存及译码电路设计1.概括本部分电路由锁存器和译码器组成。其中计数器按十进制计数 。如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，只有在计数器停止计数时，显示器上的显示数字才能稳定，所以，在计数器后边必须接入锁存器。锁存器的工作是受单稳态触发器控制的到。门控波形的下降沿，使单稳态触发器1 进入暂态， 单稳态 1 暂态的上升沿作为锁存器的锁存(使能 )脉冲。锁存器在锁存脉冲作用下，将门控信号周期内的计数结果存储起来， 并隔离计数器对译码显示的作用。在锁存器将门控信号周期内的计数结果存储起来情况下，把所存储的状态送入译码器进行译码，在显示器上得到稳定的计数显示。

2、计数锁存及显示译码电路计数锁存及显示译码电路仿真译码器寄存器计数器2. 计数器 74LS9074LS90 是异步二 五 十 进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。下图 74LS90 引脚排列和功能表。通过不同的连接方式， 74LS90 可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2) 对计数器清零，借助S9(1) 、 S9(2)将计数器置9。其具体功能详述如下：(1)计数脉冲从CP1 输入， QA 作为输出端，为二进制计数器。(2)计数脉冲从CP2 输入， QD QCQB 作为输出端，为异步五进制加法计数器。(3)若将 CP2 和 QA 相

3、连，计数脉冲由CP1 输入， QD 、 QC、 QB 、 QA 作为输出端，则构成异步8421 码十进制加法计数器。(4)若将 CP1 与 QD 相连，计数脉冲由CP2 输入，QA 、QD、 QC、QB 作为输出端，则构成异步5421 码十进制加法计数器。(5)清零、置9 功能。a) 异步清零当 R0(1) 、R0(2) 均为“ 1”；S9(1)、S9(2)中有“ 0”时，实现异步清零功能，即QDQCQBQA 0000 。b) 置 9功能当 S9(1) 、 S9(2)均为“ 1”； R0(1)、 R0 (2)中有“ 0”时，实现置9 功能，即QDQCQBQA 1001。输入输出清 0置 9时钟QDQCQB功能R0(1)、R0(2)S9(1)、 S9(2)1CP2QACP110×××0000清0×00 ××011××100 1置91QA 输出二进制计数1QQ Q输出五进制计数DC BQDQ Q QA输出0×0×QAC B十进制计数8421BCD 码×0×0QAQDQCQB 输出QD十进制计数5421BCD 码

人人文库> 全部分类> 行业资料 > 工业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论