模拟锁相环应用实验

1、模拟锁相环应用实验一、实验目的1、掌握模拟锁相环的组成及工作原理。2、学习用集成锁相环构成锁相解调电路。3、学习用集成锁相环构成锁相倍频电路。二、实验原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。锁相环由三部分组成，如图8-1所示。图8-1锁相环组成方框图它包含压控振荡器(VCO,鉴相器(pd)和环路滤波器(LF)三个基本部件，三者组成一个闭合环路，输入信号为Vit,输出信号为V°t,反馈至输入端。

2、下面逐一说明基本部件的作用。(1)压控振荡器(VCOVCC是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCC上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。(2)鉴相器(PDPD是一相位比较装置，用来检测输出信号Vot与输入信号V】t之间的相位差入t,并把玉t转化为电压Vdt输出，Vat称为误差电压，通常Vdt为一直流量或一低频交流量。(3)环路滤波器(LF)LF为一低通滤波电路，其作用是滤除因PD的非线性而在Vdt中产生的无用的组合频率分量及干扰，产生一个只反映礼t大小的控制信号Vcto按照反馈控制原理，如

3、果由于某种原因使VC0勺频率发生变化使得与输入频率不相等，这必将使V。(t)与V(t)的相位差氏(t),发生变化，该相位差经过PD转换成误差电压Vdt，此误差电压经LF滤波后得到Vct,由Vct去改变VCO勺振荡频率使趋近于输入信号的频当然由于控制信号率，最后达到相等。环路达到最后的这种状态就称为锁定状态,正比于相位差，即Vdt7t因此在锁定状态，Vet不可能为0,换言之在锁定状态t与丫t仍存在相位差。2、锁相环路的两种调节过程锁相环路有两种不同的自动调节过程：一是跟踪过程，二是捕捉过程。（1）环路的跟踪过程在环路锁定之后，若输入信号频率发生变化，产生了瞬时频差，从而使瞬时相位差发生变化，则环

4、路将及时调节误差电压去控制VCO使VCC输出信号频率随之变化，即产生新的控制频差，VCC输出频率及时跟踪输入信号频率，当控制频差等于固有频差时，瞬时频差再次为零，继续维持锁定，这就是跟踪过程，在锁定后能够继续维持锁定所允许的最大固有角频差/、W,m的两倍称为跟踪带或同步带。（2）环路的捕捉过程环路由失锁状态进入锁定状态的过程称为捕捉过程。设t=0时环路开始闭合，此前输入信号角频率Wi不等于VCC输出振荡角频率Wy。（因控制电压Uc=0）,环路处于失锁状态。假定W是一定值，二者有一瞬时角频差：w'w，。，瞬时相位差W1随时间线性增大，因此鉴相器输出误差电压Uet=kbinw将是一个周期为

5、2二/.'Wi的正弦函数，称为正弦差拍电压。所谓差拍电压是指其角频率（此处是AW）为两个角频率（此处是W与Wy。）的差值，角频差M的数值大小不同，环路的工作情况也不同。若_£W,较小，处于环路滤波器的通频带内，则差拍误差电压Uet能顺利通过环路滤波器加到VCOk,控制VCO的振荡频率，使其随差拍电压的变化而变化，所以VCC输出是一个调频波，即W,t将在上下摆动。由于W,较小，所以/t很容易摆动到此,环路进入锁定状态，鉴相器将输出一个与稳态相位差对应的直流电压，维持环路动态平衡。若瞬时角频差'W,数值较大，则差拍电压Uet的频率较高，它的幅度在经过环路滤波器时可能受到一

6、些衰减，这样VCO勺输出振荡角频率Wyt上下摆动的范围也将减小一些，故需要多次摆动才能靠近输入角频率Wit,即捕捉过程需要许多个差拍周期才能完成，因此捕捉时间较长，若ZUY,太大，将无法捕捉到，环路一直处于失锁状态。能够由失锁进入锁定所允许的最大固有角频差:的两倍称为环路的捕捉带。3、集成锁相环NE564介绍及应用（2）NE564主要参数在本实验中，所使用的锁相环为NE56（国产型号为L564）是一种工作频率可高达50MHz的超高频集成锁相环。NE564的主要参数如下：NE564的最高工作频率为50MHz最大锁定范围达±12%fo,输入阻抗大于50kC,电源工作电压5s12V,典型工

7、作电压为5V,典型工作电流为60mA最大允许功耗为40mV在频偏为土10%中心频率为5MHz时，解调输出电压可达140mVp。输入信号为有效值大于或等于ZOOmV-。（2）NE564基本应用电路（实验原理图）如附图G5其中IC71及其外围器件组成FM锁相解调电路，IC31和IC32组成锁相倍频电路。在锁相解调电路中，信号从第6脚经交流耦合输入，2脚作为压控振荡器增益控制端，12脚和13脚外接定时电容，使振荡在10.7MHz上，从14脚输出调制信号经运算放大器IC72放大后输出。在锁相倍频中，74LS393为分频器，它由两个完全相同单元组成（IC32A,IC32B），分别可以进行2分频，4分频，

8、8分频，16分频，如果将IC32A中的16分频输出与IC32B中的时钟输入端相接则IC32B可以组成32分频，64分频，128分频，256分频。在本实验中参考信号为£r二50KHz，进行16、32、64、128倍频。NE564的VCO振荡输出信号（从9脚输出）经W3与&分压（74LS393输入信号不能大于2.4V）由74LS393的1脚输入，分频后由NE564的3脚输入，简单的框图如图8-4o参考输入flJ I6NE564 一1 139输出fo二NfR74LS393小图8-4锁相倍频框图由NE564的3脚输入的分频信号与从NE564的6脚输入的参考信号进行鉴频，输出误差电压控

9、制VCO最终使VCC输出f。二NfR的频率，达到倍频目的。在锁相分频电路中，NE564的2脚为增益控制端，调节W31可改变同步带大小。NE564的12脚和13脚跨接定时电容C,C值由下列算式确定。fo、F6RC其中 R =100, J16Rfo则当 f0 =800KHz时C : 780PF（16倍频）fo =1. 6KHz 时C ： 390PF（32倍频）fo =3. 2KHz 时C 195PF（64倍频）f。= 6. 4KHz 时C 100PF（128倍频）在实际电路中，由于分布电容的存在应比计算值偏小。三、实验仪器图频实验箱（模块4、模块&信号源）1台双踪示波器1台数字万用表1台四

10、、实验步骤1、锁相解调实验原理图如附图G4,按下开关，K71,用10.7MHz的调频信号进行解调电路实验，从IN71处输入调频信号（调频信号由高频信号源单元提供，参考高频信号源和低频信号源的使用，载波信号大小为Vp-p=500mV左右，调制信号大小为V叩-p=lV左右，频率为lKHz）。从TT71观察输出波形，微调CC70使VCO锁定在10.7MHz，调节W71使输出波形不失真，幅度最大。观察调制信号频率大小（改变WD6）与调制频偏大小（改变WD2）对输出信号的影响（当频率计工作时，输出的解调信号可能会有抖动现象）。2、锁相倍频实验如附图G4（下图由IC31,IC32组成）。锁相环的外挂电容，

11、根据所需输出频率的大小，由J31'J37选择。以下提供的仅作为参考。根据实际情况进行调整。由IN31输入50KHz的纯载波（为正弦波信号，信号大小约Vp-p=2V,此信号由低频信号源部分提供，方法参见低频信号源的使用），作为参考信号。（1）连接J38进行16倍频实验，根据计算的Ct值，通过连接J31,J32、J33等容值的电容（参考连接为J31,J32），改变Ct的大小使输出信号锁定到输入信号上（锁定时TT32和IN31的频率一样），此时从TT31处测得的信号频率为16X50KHz=800KHz（74LS393的1脚输入信号保持在2.4V左右）。调节的方法为：用双踪示波器同时在IN31

12、和TT32处观察输入信号和分频信号，调节Ct的大小（如果TT32的波形频率比IN31的高，即周期大则应将电容值减小，否则增大），当两信号同频时即锁定输出800KHZ的信号。（2）连接J39进行32倍频实验（参考连接为J32、J33,TT31处的频率为32X50=1.6MHz）;连接J310进行64倍频实验（参考连接为J33、J34,TT31处的频率为64X50=3.2MHz），连接J311进行128倍频实验（参考连接为J34、J35,TT31处的频率为128X50=6.4MHz）。进行倍频连接时，J38、J39、J310、J311四个连接器每次只能连一个。在应用中可根据需要适当改变Ct的值，输出分频信号频率偏高时增大电容，偏低时减小电容。（3）将锁相倍频电路接连16倍频电路，观察锁相环锁定、同步、跟踪、失锁和再同步过程。首先使输出信号锁定在800KHzo用双踪示波器的探头分别测试输入信号（在IN31处）和分频后的信号（在TT32处），示波器上同时显示两处的波形，TT32处的波形为方波。改变输入信号fR的频率（参考低频信号源的使用），（1）先增大fR观察示波器上两波形，开始时，两波形同步移动，此时处在同步跟踪状态。fR增加到一定值时，只有输入信号fR（正弦波）在移动。此时，处于失锁状态，记下此时的fR值。（2）再减小fR