基于FinFET的SoC系统设计

1、基于finfet的soc系统设计即使是如此复杂，也并不是全部模型在全部条件下都正确。因此，对于不认识平面晶体管的用户，模型挑选会与电路相关，可能也会与布板相关。herrin同意，“有不同点，您必需知道模型的局限性。nandra说，synopsys向来结合用法se和tcad工艺模型，以及bsim-4公共多栅极模型，以实现finfet电路的精确仿真。他说，即使是在亚阈值区，bsim-4也确实实现了精确的行为模型。但是，用在电路仿真时，模型会十分复杂。nandra承认，“您必需采纳结构相关的办法来解决杂散问题。”trihy继续这一主题。他问到，“器件模型会停在哪里，从哪里开头提取电路？采纳finfe

2、t电路，边界是含糊的。您可以依赖设计规章来限制交互，但是，最后，最重要的可能不是模型的精度，而是提取的精度。”devgan在他一次发言中，提示说，在某些状况下，可能需要现场解决问题，对复杂的紧密封装的3d结构举行精确的提取，finfet电路会有这种结构。新办法，新电路晶体管行为、布板规章和建模办法浮现了很大的变幻，因此，适用于28 nm平面工艺的电路拓扑不太可能用在14 nm finfet工艺上。量化会带来一些挑战。低、受限的gm以及大栅极电容会导致其他变幻，包括，限制扇出，处理压缩动态范围等。soenen提示说，“这不是电源技术，但我们方案提供1.8 v finfet。”herrin说明说，

3、例如，在应用中，电压限制意味着彻低不同的esd电路，采纳新办法来支持高电压i/o。soenen和nandra同意这些变幻带来的影响。soenen预测说：“您会在中看到无数数字辅助内容。会看到开关电容，更多的用法过采样技术。”nandra补充说，“我们看到了finfet之前还没有的电路。”芯片级对于模拟电路和数字单元库设计人员，小尺寸finfet既有优点又有缺点。优点是更小的电路，更高的工作频率，不用太不安工艺变幻，固然还有更低的亚阈值泄漏。缺点是，设计会更困难，需要更多的迭代才干达到收敛。普通而言，无法重用前几代的设计。设计人员不得不建立新电路办法、拓扑和布板。新设计意味着更长的时光，更大的风

4、险，速度、密度和功耗在晶体管级取得的长进可能因此而消逝殆尽。对于用法模块和单元库的芯片级设计人员，则彻低不同。小尺寸finfet仅在模块和单元中比较复杂。芯片设计人员通常注重到了更小更快的模块，这些模块的静态功耗会十分低。最后一点，与以前的产品相比，无数设计比较简单实现功耗管理。但还是有问题。较低的工作电压使得信号和电源完整性分析越发重要。对于综合规律，较低的扇出访得时序收敛变得复杂。模块级更困难的收敛意味着在终于集成阶段要十分当心，不要打破任何东西。但这都是十分认识的问题，每一新工艺代都有这些问题。这固然不受欢迎。总结最后，对于将用法基于finfet的soc系统设计人员而言，这有什么含义?通

5、过我们在这里的分析，并考虑到intel 20 nm三栅极soc在业界的应用阅历，得出了相同的结论。设计链上每一个延续步骤从晶体管到单元或者电路，从电路到功能模块，从模块到芯片，从芯片到系统，趋势是发挥finfet的优势，克服挑战。芯片设计人员获得了更快、泄漏更低的库，不需要知道单元设计人员是怎样开发它们的。相像的，系统设计人员会看到组件密度更大的芯片取决于结构，金属或者聚乙烯间隔、接触间隔或者栅极长度等工艺减小了面积，这提高了性能，有效的降低了泄漏电流。可能还有一些二阶效应。例如，显著降低的内核电压会对电压稳压器提出新要求，要求降低噪声，有很好的瞬变响应。某些soc可能不支持传统的高电压i/o。总之，对于系统开发人员，finfet革命却如所言：密度、速度和功耗都有巨大变幻。还有更好玩的一点。对电路设计