基于FPDP的高速数据传输系统设计

1、基于fpdp的高速数据传输系统设计随着技术的高速进展，越来越多的信号处理系统，需要高速的数据采集和大吞吐量的数据传输，来实现数据的高速实时处理能力。在雷达系统中，原始数据中包含丰盛的信息，准时获得原始数据并举行实时分析就显得尤为重要，因此在雷达处理机中需要大量用法板间通信，并保证板间数据传输具有高速性和牢靠性。单板系统已经不能满足需求，需要多板共同实现。fpdp可用于两个或多个vme板之间的高速数据传输，其数据传输速率可达160 mbs。fpdp总线位于vme板卡的前面板，彻低不影响位于背板插槽的vme总线。在实际应用中，一块vme板卡允许有多个fpdp端口。因此，在雷达系统中，可用法fpdp

2、总线必将提高数据传输和处理能力。1 fpdp总线概述fpdp(front panel data port，前面板数据端口)总线最初是由加拿大的interactive circuits and sys-tems ltd(ics)公司开发，后经vso(vita stand-ards organization)组织提出并形成标准协议。fpdp总线是32位的并行同步总线，通过80芯的扁平衔接电缆举行板间衔接。主要用于两个或多个vme总线板卡间举行高速数据传输。fpdp总线上的设备可以有：(1)fpdp主发送设备(fpdptm：fpdptransmitter master)，主发送设备是数据传输的源端，

3、并产生全部其他板需要的时钟及相关时序信号；(2)fpdp主接收设备(fpdp/rm：fpdp re-ceiver master)，主接收设备是数据传输的末端，用于接收数据和终止控制信号；(3)fpdp接收设备(fpdpr：fpdp receiv-er)，接收设备只是接收数据，没有终止控制信号，允许数据传输继续下去。fpdp总线上必需起码有一个主发送设备和一个主接收设备。但可以有多个接收设备，从而可以实现“多点”传送。在某一时刻，总线中惟独一个主发送设备，传输以单方向举行，故在总线上的设备之间也就不存在总线的竞争和矛盾问题。所以fpdp总线协议不包含地址和仲裁周期，从而可以实现高速数据传输。虽然

4、fpdp总线为单向传输，但可以通过硬件链路开关或者软件手段对fpdp总线的发送设备与接收设备举行配置，实现分时复用的双向数据传输。2 设计实例在雷达系统中，原始数据(有关目标的距离、方问、速度等状态参数)的变幻对于成像结果有着非常重要的影响。因此能不能够实时传输采集到的原始数据并举行有效分析，将挺直影响到成像质量的好坏。在该设计中，的数据通道采纳fpdp总线结构，分离与ad板、板相连，举行实时高速数据传输。ad板负责对回波信号举行高速采集，dsp板接收fpga发送过来的合成数据举行后期处理。fpdp接收模块负责接收来自ad板的原始回波数据，fpdp发送模块负责把原始回波数据及其他飞机参数打包并

5、以fpdp协议的形式发送给dsp板。1所示。ad板与dsp板的数据接口均为fpdp总线结构，发送方式为单帧模式。对于单帧数据传输模式，同步信号syncn应当先于第一个发送的数据，此时数据有效信号(dvalidn)仍为高，指示数据无效。在举行数据传输时，将dvalidn信号有效，在时钟strob(或pstrobe)升高沿的同步下将发送数据驱动到fpdp的数据总线上。在时钟strob(或pstrobe)升高沿，接收设备对d310和dvalidn信号举行采样。若dvalidn为低，则认为发送过来的数据是有效的。单帧数据传输波形图，2所示。为了满足信号处理机实时处理的要求，要求输入到dsp板的原始数据

6、符合处理的数据格式。而采集到的数据需按一定格式打包，称为数据合成。fpga要未来自不同设备的数据合成为所需的帧格式后转发到dsp板。这样，dsp板在获得数据帧后就可以挺直举行处理而不必再有格式转换的开销。其原理图，3所示。因为fpdp总线传输实时性要求很强，在传输过程中不允许数据走失，具有数据量大、传输速度高等特点。因此，fpdp接收规律应在接收到原始回波数据后，尽快发送给dsp板。否则，将造成数据阻塞、走失及紊乱，严峻影响后端的成像处理，因此在fpdp总线收发规律之间引入一个数据缓冲区fifo，暂存原始回波数据。fpdp接收规律接收来自ad板的回波数据，主要负责对数据缓冲区fifo的写入操作

7、。其工作流程如下：在fpdp总线数据有效(dvalidn为低)时，fifo的写哀求wr-req信号有效，此时数据随着写时钟信号(wr-clk即ad板发送过来的ad-strob信号)写入fifo。若fpdp总线数据无效，此时fifo的写哀求信号也无效，数据不能写入fifo。fpdp发送规律接负责将回波数据和其他飞机参数根据一定的格式打包，并经由fpdp总线发送出去。其工作流程如下：fifo的读哀求rd-req信号由发送时序计数器产生，当计数器的计数值为一定值(ad采集满一帧数据)时，rd-req有效，随着读时钟(rd-clk即ad板时钟ad_strob)信号，数据从fifo中读出，此时计数器清零

8、。数据按一定格式打包后，按fpdp单帧传输模式将打包数据送入dsp板。fpdp发送规律应该在fpdp同步信号syncn到来后立刻启动数据发送，这样大大增加了数据传输的实时性和牢靠性。值得注重的是，ad板传来的第一组回波数据来不及打包传送给dsp板，因此要在fifo中累积一组回波数据后再开头往dsp板发送数据，这样每次发给dsp板的一帧数据中，回波数据应为上一次ad板发来的数据，这样可以保证不走失回波数据，只是最后一组回波数据仍然会存在于时序板中，采集不到，应该丢弃。特殊地，因为模块的输入输出功能已确定，所以作为ad板接收端的方向信号dirn不被用法，而作为dsp板发送端的dirn信号则常接低。

9、对于输入的suspendn和nrdyn信号，ad采集板对nrdyn信号不响应，所以fpga对这两个信号也不响应，避开干扰ad采集板的数据采集。3 设计以下给出了基于 60的一段波形仿真图，4所示。4所示，为fpdp发送规律的仿真图，其中fpdi_suspend和fpdi_nrdy始终无效(为高)，在发送数据前fpdo_syn先有效(为低)，此时fpdo_dvalid仍无效(为高)。在传输数据时，fpdo_dvalid有效(为低)，在时钟fpdo_strobp的升高沿将数据通过fpdp总线送出。4 结束语从以上的分析得出以下结论：(1)该设计中，fpdp总线以其特有的前面板方式和传输机制，有效地