基于VHDL的XRD44L60驱动时序设计

1、基于vhdl的xrd44l60驱动时序设计电荷耦合器件(charge coupled devices，简称ccd)是一种光电转换式图像。它利用光电转换原理将图像信息挺直转换成电信号，实现非电量测量。因为ccd的输出信号是负极性的离散模拟信号，并且混杂有幅度较大的复位脉冲干扰，为了获得高质量信号，必需对ccd输出信号举行直流箝位、相关双采样、低通滤波和放大等预处理，以消退各种干扰和噪声。同时，为了便于计算机处理和大容量存储，还必需对ccd输出信号举行数字化处理。目前市场上ccd专用的视频信号处理器件不仅具有双采样技术，而且还具有自动暗电平补偿、自动增益和ad转换等功能。这里给出了一款ccd专用的

2、视频信号处理器件xrd44l60，并介绍了基于 的xrd44l60规律控制。2 xrd44l60简介xrd44l60是exar公司ccd专用的视频信号处理器件。该器件是针对ccd影像应用产品而设计的。xrd44l60采纳相关双采样 (correlated double sampling，简称cds)技术提取图像信息，可编程增益(programmable gain amplifier，简称pga)控制范围可达6 db+38 db，具有良好的输人信号箝位和cds输入偏移校正性能，并提供暗电平箝位，给出精确的暗电平参考。xrd44l60还有一个10位ad转换器，转换速率高达16 mhz，便于ccd阵

3、列信号的数字处理。此外，xrd4-4l60的串行接口包括一个10位的移位寄存器和多个并行寄存器，可用于编程设置其工作参数。 xrd44l60的电源为3.0 v，功率为120 mw，适用于小型化ccd数字相机系统。3系统电路设计xrd44l60硬件电路设计1所示。其中，in_pos和in_neg为模拟信号输入端口，用于衔接ccd的输出信号。clamp，shd，shp 及rstccd为时钟信号控制引脚，用于衔接cpld信号的输出端，以控制器件工作。load，sdi，sclk为串行接口可编程设置xrd44l60的工作参数。db0db9为10位数字信号输出，可与信号处理单元衔接。4 xrd44l60的

4、时序控制采纳可编程规律器件(cpld)技术和vhdl语言实现对ccd视频信号处理器件xrd44l60的控制，使其完成ccd视频信号的放大、噪声处理及数字化，并输出对应的数字信号。xrd44l60的工作时序需要按照详细的ccd器件来确定。下面以tcd1501d型ccd为例，介绍xrd44l60的工作时序。tcd1501d的工作频率为1 mhz，ccd输出信号周期为2s，其外部时钟输入由有源晶体提供，频率为8 mhz。当clk_pol为低电平常，xrd44l60的时序2所示。驱动脉冲包括ccd复位脉冲rstccd、相关双采样暗电平常钟shp、相关双采样信号电平常钟shd、相关双采样箝位控制脉冲cl

5、amp。4.1 rstccd脉冲的产生由图2可知，rstccd的周期为2s，占空比为1：7。因此，可对输入时钟脉冲16分频，其高电平占2个周期的时钟脉冲；低电平占14个周期的时钟脉冲。当计数器计数到15时，计数器清零，重新计数，相关程序源代码如下：4.2 shd和shp脉冲的产生由图2推断出，shd和shp的周期均为2s，占空比为1：1。因此，可采纳上述办法获得这两个脉冲。4.3 clamp脉冲的产生clamp脉冲由ccd的输出打算，即当ccd的输出信号为像元信号时，clamp为高电平；当ccd的输出信号为暗像元信号时，clamp为低电平。5 驱动脉冲波形该没计采纳仿真软件举行仿真。仿真波形3所示。其中，clk和ccd为输入信号；clamp，shd，shp及rstccd为xrd44l60的驱动信号。6 结语基于vhdl的xrd44l60规律控制电路能够产生满足系统要求的驱动脉冲