数字逻辑期末复习资料

1、章1、2、3、4、二、八、十、十六进制数的构成特点及相互转换；二转BCD二B到十D到BCDB到十六H,二B到八0有符号数的编码；代码的最高位为符号位，1为负，0为正各种进制如何用BCD码表示；有权码和无权码有哪些？ BCD码的分类：有权码：8421,5421,2421 无权码：余3 码，BCD Gray码例：1、(1100110) B= (0001 0000 0010 ) 8421BC= (102) D= ( 66 ) H= (146) O2、（ 178） 10= （） 2= （0001 0111将数转换为十六进制数为（1000) 8421BCD= (B2 ) 16= (262) 8A.B.

2、C. D.A )。3、1、逻辑乘逻辑加F=A 非逻辑反在下列一组数中，最大数是(A.(258) D 1 0000 0010B.(1 0000 0001 ) b 257 C.(103) h 0001 0000 0011 259D.（0010 0101 0111 ）8421BCD 2574、若用8位字长来表示，（-62） D=（ 1011 1110）原5、属于无权码的是（B ）码 B. 余3码和BCD Gray的码 码 D.自然二进制码& BCD码是一种人为选定的09十个数字的代码，可以有许多种。（2）第二章逻辑代数基础基本逻辑运算和复合逻辑运算的运算规律、逻辑符号；F=AB 与F=A+B

3、 或2、3、4、5、例：1、一个班级中有四个班委委员， 能召开，其逻辑关系属于（AA、与 B 、或 C2、数字电路中使用的数制是（A.二进制B.八进制如果要开班委会，必须这四个班委委员全部同意才 ）逻辑关系。、非A ）。C .十进制D.十六进制3、和逻辑式AB表示不同逻辑关系的逻辑式是（）。A. A BB. A BC. ABBD.AB A逻辑代数的基本定律及三个规则；逻辑函数表达式、逻辑图、真值表及相互转换；最小项、最大项的性质；公式法化简；卡诺图法化简（有约束的和无约束的）。4、逻辑函数F（A,B,C） = AB+BC+ AC的最小项标准式为（D ）。0。A F(A,B,C)=刀m(0,2,

4、4) B 、F(A,B,C)=刀m(1,5,6,7)C、F(A,B,C)=刀m (0,2,3,4) D 、F(A,B,C)=刀m(3,4,6,7)5、由于约束项的值始终为0 ,所以化简时在卡诺图的相应位置上应填入 (FALSH )&用卡诺图化简法将下列函数画成最简与或式Y(A，B, C, D)= m(0,468,10,12,14)Y=CD AD BCD7. Y ACD ABCD ABD 约束条件：AB+AC=0 第三章集成逻辑门电路1、集成逻辑门使用时注意事项2、集电极开路门、三态门、CMO传输门的使用方法例：)。1、下列几种TTL电路中，输出端可实现线与功能的电路是(A、或非门B、与

5、非门C、异或门D、OC门2、三态门输出端的三种状态分别是高电平状态，低电平状态和(A.无电平输出状态B.低阻抗输出状态C.高阻抗输出状态 态3、下列几种逻辑门中，不能将输出端直接并联的是A.三态门 B.与非门 门 门 下列几种逻辑门中，不能将输出端直接并联的是A.三态门 B. 与非门 C. OC门电路使用时需要外接负载电阻和电源的是)D.无阻抗输出状4、5.A.与门 B. 与非门 C. 异或门 以下电路中常用于总线应用的有(门 门C.漏极开路门第四章组合逻辑电路1、组合逻辑电路的特点；2、组合逻辑电路的分析方法；分析步骤：B.D. OC6.)与非门逻辑图逻辑表达式化简真值表说明功能3、组合逻辑

6、电路的设计方法; 设计步骤：列真值表写表达式化简或变换画逻辑图4、编码器：用文字、符号或者数码表示特定信息的过程称为编码；实现编码的电路 称为编码器。二进制编码器编码原则：N位二进制代码可以表示2n个信号，则对M个信号编码时，应由 2n am来确定位数No十进制编码器：用4位二进制代码对0 - 9 十个信号进行编码的电路译码是编码的反过程。5、译码器：译码是将具有特定含义的二进制代码翻译成原始信息的过程。能够实现 译码功能的的电路叫做译码器。r二进制译码器二-十进制译码器显示译码器yY0输入n位进制代码二进制译码器输出m个信号m = 2nA11芯片：74LS138X X X X JU X XY

7、0 Yl 丫2 丫3 丫4 Y5 丫674LS138Ao A AST" STT STATnAo Ai A2mS3 S2 Si输入输出Si玄2 -A-j Ao耳歼K力KK耳X1XXXI111I1I10XXXX1111111110(1 0(1111111110U II 11I1I1II1ft0 1 0110111I1100 I 11I10IIII101 " 01111ft1111QI It 1I111I1)II1Q1 1 0111111u111 I 1II11I1I0Y7应用实例：逻辑函数发生器 例: Z ABC BC ABCF=Y0 ?丫 ？丫5 ?丫7&数据选择器：

8、 能够从多路数据输入中选择一路作为输出的电路。8选1数据选择器74LS151,4选一数据选择器74LS153主要应用：函数发生器，实现下列函数，分别用上面两种选择器。例：丫 C AB AB ABC1、一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输 出至少7_位二进制数才能满足要求。有 大于、 等于、小于三个输出端。3、八输入端的编码器按二进制数编码时，输出端的个数是（A. 2个B . 3个 C . 4个D. 8个4、组合逻辑函数和时序逻辑函数均具有记忆功能。（flash ）5、数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的；（flash ）&am

9、p;试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。AB第五章集成触发器1、时钟触发器：RS触发器、D触发器、JK触发器、T触发器、T'触发器的特性方 程、特性表、时序波形图2、边沿触发器的时序波形图的画法。例：1、正边沿D触发器，在时钟脉冲CP正边沿到来前D为1,而CP正边沿后D变为0, 则CP正边沿后为（A ）A、Q=0B 、Q不疋C 、Q 1 D 、Q=12、对于JK触发器的两个输入端，当输入信号相反时构成 _T触发器，当输入信3、由与非门构成的基本RS触发器，当R 0,S 1时，则（b、Q 0 D 、Q不定A Q=1B 、Q=04、下列触发器具有空翻现

10、象（C ）A.基本RS触发器B .边沿D触发器）。C同步D触发器5、预将触发器置为 平信号。Rd 0,Sd 0Rd 1, Sd 0C、6、7、D .主从JK触发器T态，应在异步复位端Rd和异步置位端Sd分别加（C ）电B 、Rd 0, Sd 1Rd 1, Sd 1设边沿D触发器初始状态为0状态，试画出输出端Q的波形。1Dy出波形。第六章 时序逻辑电路1、时序逻辑电路的特点请根据图i形画出输CP 一II一II一（I_f1_ILIIIIIIII号相同时构成 ' 触发器。2、时序逻辑电路的分析方法、步骤3、奇存器4、计数器 例1、欲实现模10计数器，至少需要 4 个触发器。2、米里型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。型时序电路的输出仅与电路内部的状态有关。个时钟脉冲。3、为了将一个字节数据串行移位到移位寄存器中，必须要 84、下边电路中，不属于时序逻辑电路的是 _B_。A .计数器B .全加器C .寄存器D .分频器5、 根据组成计数器的各