数字电子技术基本第三版第三章答案解析

1、章组合逻辑电路第一节重点与难点一、重点:1. 组合电路的基本概念组合电路的信号特点、电路结构特点以及逻辑功能特点。2. 组合电路的分析与设计组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成电路SSI，设计方法比较规范且容易理解，用SSI设计是读者应掌握的最基本设计方法。由于设计电路由门电路组成，所以使用门的数量较多，集成度低。若用中规模集成电路 MSI进行设计，没有固定的规则，方法较灵活。即将文字描述无论是用SSI或MSI设计电路，关键是将实际的设计要求转换为一个逻辑问题, 的要求变成一个逻辑函数表达式。3.

2、 常用中规模集成电路的应用常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要 的是理解外部引脚功能，能在电路设计时灵活应用。4. 竞争冒险现象竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。二、难点:1.组合电路设计得到明确0、1，这两个无论是用SSI还是用MSI设计电路，首先碰到的是如何将设计要求转换为逻辑问题,的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下:(1) 分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。(2) 定义逻辑变量 0、1信号的含义。无论输入变量、输出变量均有两个状态状态代表的含义由设计者自己定

3、义。(3) 再根据设计问题的因果关系以及变量定义，列出真值表。2.常用组合电路模块的灵活应用同样的设计要求，用 MSI设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。3.硬件描述语言 VHDL的应用VHDL的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有的程序实例，再自行设计。三、考核题型与考核重点1.概念与简答题型1为填空、判断和选择;题型2为叙述基本概念与特点。建议分配的分数为 36分。2.综合分析与设计题型1为根据已知电路分析逻辑功能;题型2为根据给定的逻辑问题，设计出满足要求的逻辑电

4、路。建议分配的分数为 612分。第二节思考题题解题3.1简述组合逻辑电路的分析步骤和设计步骤。答：组合逻辑电路的分析是用逻辑函数来描述已知的电路，找出输入、输出间的关系，从而判断电路功能。组合逻辑电路分析有以下几个步骤：首先根据逻辑电路图写出逻辑函数表达式，然后利用代数法或图解法化简函数，列出真值表，最后根据真值表判断电路的逻辑功能。组合逻辑电路的设计是根据实际逻辑问题，求出实现相应逻辑功能的最简单或者最合理的数字电路的过程。逻辑电路的设计步骤如下:首先分析设计要求，建立真值表,选择所用门的类型，将逻辑表达式化为最简形式，或者变换为最合理的表达式，最后画出逻辑图。题3.2组合逻辑电路如思考题3

5、.2图(a)所示。(1 )写出函数F的表达示。(2 )将函数F化为最简与或式,并用与非门实现之。(3)若改用或非门实现，试写出相应的表达式。F*-11-1- 1;1TTTItW11IITTr> 1> 1(b)(c)ABD A C BCDC A AB A D B C D C思考题3.2图F的表达式如下:(A B C D) (BD A C)A BDACABCBCDACD解：（1 ）根据题图3.3 （a）已知电路，写出函数F=ABCD BDAC（2）将函数F化简为最简与或表达式，并用与非门实现。F = A B C D BDACA BD AC BCDAC A BD BCD根据与非表达式画出

6、用与非门实现的电路如思考题3.2图（b ）所示。（3 ）若改用或非门实现，首先写出相应的表达式。画出F的卡诺图，得到F的与或式，从而求出F的与或非式，变换得到或非-或非式。F= A C AB AD BC C D= ACABADBCDC函数F的或非门电路如思考题3.2图（C）所示。（即一个从0题3.3什么叫竞争-冒险现象？当门电路的两个输入端同时向相反的逻辑状态转换 变成1，另一个从1变成0）时，输出是否一定有干扰脉冲产生?答：竞争指的是一个门电路多个输入信号同时跳变，或者一个信号经过不同路径传到同一个门 电路的输入端导致信号到达时间不同的现象。冒险指的是由于竞争可能在电路输出端产生的毛刺现 象

7、。当门电路的两个输入端同时向相反的逻辑状态转换时，输出不一定有干扰脉冲产生。3.4简述VHDL的主要优点。VHDL已成为IEEE承认答：VHDL的覆盖面广，描述能力强，是一个多层次的硬件描述语言, 的一个工业标准，是一种通用的硬件描述语言。VHDL源文件既是程序又是VHDL有良好的可读性，可以被计算机接受，也容易被读者理解,技术人员之间交换信息的文件，也可作为合同签约者之间的文件；VHDL的生命周期长，因为VHDL硬件描述与工艺无关；VHDL支持大规模设计的分解和已有设计的再利用。题3.5 一个VHDL设计是否必须有一个结构体？结构体的目的是什么？ 一个设计可以有多个 结构体吗?答：VHDL设

8、计中必须有结构体。结构体描述实体硬件的互连关系、数据的传输和变换以及动 态行为。一个实体可以对应多个结构体，每个结构体可以代表该硬件某方面的特性。例如用一个结 构体表示某硬件的行为特性，用另一结构体表示该硬件的结构特性。题3.6端口模式IN和INOUT有什么不同?答：端口模式表示电路的数据流向。端口模式IN表示只能向端口写入数据， 而端口模式INOUT 表示既可以向端口写入数据，又可以从端口读出数据。题3.7编码器的逻辑功能是什么？优先编码器与一般编码器有何区别?答：编码器可以将一组相互独立的信号进行编码，形成一组相互关联的信号，以达到减少信号 个数、增强信号表达能力的目的。一般编码器只允许一

9、个信号为有效，而优先编码器允许同时有多个信号有效，但只识别优先级最高的信号。题3.8要区别24个不同信号，或者说给24个输入信号编码，需要几位二进制代码？电路有多少个输出？如果区别64个信号有将如何?答：若要区别24个不同信号，至少要用5位二进制代码，因此电路有 5个输出。若区分64个信号至少用6位二进制代码,因此电路有 6个输出。题3.9什么叫译码器？有哪些常用译码器？各有何特点?答：将具有特定含义的不同的二进制代码辨别出来,翻译成为对应输出信号的电路就是译码器。常用的译码器有变量译码器和数字显示译码器。对于译码器每一组输入编码，在若干个输出中仅有一个输出端为有效电平，其余输出皆处于无效电平

10、，这类译码器称为变量译码器。常用的有2-4线译码器、3-8线译码器、4-10线8421BCD译码器等。在数字电路中，需要将数字量的代码经过译码，送到数字显示器显示。能把数字量翻译成数字 显示器能识别的译码器称为数字显示译码器，常用的有七段显示译码器。题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输 出，应采用哪种电路?答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器 则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采 用数据选择器。题3.11 个有使能端的译码器能否用作数据分配器？怎样接线

11、可以使一个八路输出的数据分配器连接成一个 3线-8线译码器?答：带使能端的译码器能用作数据分配器。以74138译码器芯片为例，将其连接成数据分配0器如思考题3.11图（a）所示。BIN/OCTAoA1A21END0120123456E 701234567 -D _D -D _D -D-D -D -D "宀"sag0 1201234567E(a)(b)思考题3.11可以用八路输出的数据分配器连接成3线-8线译码器，连接电路如思考题3.11图（b ）所示。第二节习题题解习题3.1组合电路的逻辑框图如习题3.1图（a）所示。电路要求如下:（1）当变量A1A0表示的二进制数B1B

12、0表示的二进制数时，函数F1=1，否则为0。（2）当变量A1Ao的逻辑与非（A Ao）和变量B1Bo的逻辑异或（B B。）相等时，函数 F2为高 电平，否则为0。试设计此组合电路。解：（1 ）根据题意确定输入变量为A1A0B1B 0,输出变量为F1F2，如习题3.1图（a）。3.1表所示。（2 ）根据题目对输入、输出变量提出的要求，列写真值表如习题习题3.1表真值表输入(B1B0)输出(A1 A。)A1A0B1B 0F1F200001000000111010010110100111000010010100101110101101101011110001000101010011111101011

13、011011100011000011110101101110011011110001（3 ）由真值表，作函数卡诺图如习题F1FoA1A0B1B0(a)F000H0H01 0100000n0n01111000 01 11 10(b)A1B1B1=1卡诺图化简函数，得到最简与或式:F1A1B1Ao B1 B 0 A1A0B0F2 A1 B1 BoA1 B1 BoAoB1 BoAoB1 BoA1 Ao B1 BoA1 AoB1 Bo(4)由逻辑表达式画出逻辑图如习题3.1图(C)所示。变换F2的表达式F2 A1(B1Bo)Ao(B1Bo)A1(B1Bo)Ao(B1Bo)(A1AO)B1BoA Ao

14、B1BoA1 Ao B1 B oF,当输入变量A、B、C、D有3个3.2表所示。习题3.2用与非门设计四变量的多数表决电路。设输出为 或3个以上为1时输出为1，输入为其它状态时输出为解：(1)根据题意确定输入变量为 ABCD，设输出变量 F。(2 )根据题目对输入、输出变量提出的要求，列写真值表如习题习题3.2表真值表输入输出ABCDFOOOOOOOO1O0010000110010000101001100011111000010010101001011111000110111110111111(3 )由真值表，(作函数卡诺图如习题3.2aD 00011110B00(a)所示0000001000

15、厂1 I011110(a)习题3.2图卡诺图化简函数，得到最简与或式，经函数变换求与非-与非式:F=ABC+ABD +ACD+BCD=ABC ABD ACD BCD(4)由与非-与非表达式画出逻辑图如习题3.2 ( b )图所示。习题3.3 一个组合逻辑电路有两个控制信号C1和C2，要求:(1)C1C2=00(2) C1C2=01(3) C1C2=10时,时,时,AB ；（4） CiC2=11 时，FAB。试设计符合上述要求的逻辑电路（器件不限）解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到 逻辑表达式:F C1C2（A B） C1C2（Ab） C1c2（a

16、 B） C1C2（AB）。4选1数据选择器的逻辑表达式:F A0A1DoA0A1D1AoA1D 2AoA1D3。对照上述两个表达式，得出数据选择器的连接方式为:D3 AB。Ao=C1, A1 = C2 , Do A B , D1 AB , D2 A B ,根据数据选择器的连接方程，得到电路如习题3.3图所示。习题3.4试设计一个具有两种功能的码制转换电路，并画出电路图。K为控制变量。K=0时，输入C、B、A为二进制码，输出F3F2F1为循环码。K=1时，输入C、B、A为循环码，输出F3F2F1为二=1D1D2D3Do习题3.3图0123C2仝EN MUX1卜进制码。写出输出函数的逻辑表达式。解

17、：（1 ）根据题意定义输入变量为KCBA,输出变量 F3F2F1。（2 ）根据题目对输入、输出变量提出的要求，列写真值表如习题3.4表所示。习题3.4表真值表输入输出KCBAF3F2F1o o o oo o oo o o 1o o 1o o 1 oo 110011010010011001011110110101011110010000001001001101001110110101100111110111011101001111101(3)由真值表,作函数卡诺图如习题3.4(a)所示。经卡诺图化简后,得到最简与或式:F3F2CBCB C BF1KCB A KCBA K BAKbABA CBA

18、(KC) B A(4)由逻辑表达式画出逻辑图如习题3.4(b)所示。00000111 10B0000"1111J111J0000011110F300 0111 1010000111100010110100n01 00011110F1KA 00011110C、f2(a)F2F1F3习题3.5试设计一个5211BCD码的判决电路。当输入代码C、B、A中有奇数个1时，电路的输出F为1，否则为0。试用与非门实现该电路，写出输出函数F的与非-与非表达式。解：(1)根据题意确定输入变量为 DCBA，输出变量为F。(2 )根据题目对输入、输出变量提出的要求，列写真值表如习题3.5表所示。输入输出D

19、CBAF0 0 0 000 0 0 110 10 010 10 100 111110 0 0110 0 10110 00110 11111100 0 10X0 0 11X0 110X10 10X10 11X1110X习题3.5表真值表(3 )由真值表，作函数卡诺图如习题3.5图(a)所示。卡诺图化简函数，得到最简与或式，变换函数得到与非-与非式:(4)由与非-与非式画出逻辑图如习题3.5图(b )所示。F DB DC A D C A D CA DC BADBDCADC AD CADC BA习题3.5图a）(b)&A&B&C&Drm习题3.6图习题3.7习题3.7

20、图（a）和（b ）电路有无竞争冒险现象？若有，请说明出现冒险的输入条件,并修改设计。画出无冒险的逻辑图。解：（1 ）分析习题 3.7图（a）所示电路，得到逻辑表达式为：F= ADDB （A C信号A=B=1，则有F= DD，因此电路有竞争冒险。增加冗余项后的逻辑表达式为：F= ADDB （A C B）AB，修改后的逻辑图如图习题所示。（2 ）分析习题 3.7图（b ）所示电路，其表达式为：ACD=011，则有F= B B，电路有竞争冒险。若输入信号 冒险。F= A BC (A D)(D B)。BCD=010，则有 F= A A，增加冗余项后的逻辑表达式为:F= A BC (A D)(DB），若

21、输入3.7 图（C）若输入信号电路有竞争B） ACD BCD，修改后的逻辑图如图习题3.7图（d）所示。习题3.14试设计一个将8421BCD码转换成余3码的电路。（1 ）用与非门实现。（2 ）用或非门实现。(3)用译码器74LS138实现。(4)用数据选择器74LS153实现。解:(1 )用与非门实现-与非式，用与非门实现的逻辑图略。设输入变量为 A3A2A1A0，输出变量为B3B2B1B0。根据设计要求，列写真值表如习题 3.14表所示。用卡诺图化简后得到与或表达式，经过方程变换得到与非求解过程如下:B3A3A2 AoA2 aA3 A2 Ao A2 aB2A2 A1 A0 A2A0A2AA

22、2A1A0 A2A0 A2A1BlBoA1 A0AoA1 A0 A1 A0 A1A0习题3.14表真值表输入输出A3A2A1A0B3B2B1B00 0 0 00 0 110 0 0 10 10 00 0 100 10 10 0 110 1100 10 00 1110 10 110 0 00 11010 0 10 11110 1010 0 010 1110 0 1110 010 10XXXX10 11XXXX110 0XXXX110 1XXXX1110XXXX1111XXXX(2)用或非门实现利用卡诺图包围 0,求函数的最简或与式，再变换为或非表达式，画出用或非门实现的逻辑图略。B3(A2A1

23、Ao)(A3 A2)A2A1AoA3A2B2(A3A2 A1 Ao)(A2AO)(A2A1)(A3Ao)B1(A1AoXAoA1) A1AoAoA1BoAoA3 A2 A1 A0 A2 A0 A2 A1 A3 Ao(3 )用译码器74LS138实现74LS138 扩由于设计函数是四变量函数，根据译码器实现逻辑函数的基本原理，首先用两片展为4-16线译码器，低有效输出。由习题314表真值表列写函数的最小项表达式，附加与非门,画出逻辑图如习题图 3.14 (a)所示。B3m(5,6,7,8,9)B2m(1,2,3,4,9)Bim(0,3,4,7,8)Bom(0,2,4,6,8)(4)用数据选择器7

24、4LS153实现74LS153是双4选1数据选择器，分析解题(1)中的最简与或式，利用对照法,用一片 74LS153实现函数B1和Bo;再选择一片74LS153连接成8选1数据选择器，利用对照法,确定数据选择器的连接，实现函数 B3 ;参考以上求解方法，实现函数B2。74LS153数据选择器输出:F1F2A1 A0 D10A1A0D11A1A0D20A1A0D21A1 A0D12A1A0D13A1 A0 D22A1 A0 D 23函数B1和Bo逻辑式为:B1A1A0A1A0B。AoB2E0(a)B1A2 EN MUXA0A1D4D5EN MUXD0D1D2I =0 , D22=1 ,利用对照法

25、，令Di0=1 , Dii=0 , Di2=0 , Di3=1 ,贝U Fi = Bi ;令 D20=1 ,D23= 0 ,贝y F2= Bo。74LS153连接成8选1数据选择器的输出:FA2 A1 A0D0 A2 A1 A0D1A2A1 A0D2A2 A1 aoD 3A2 A1 A 0 D 4A2 A1 Ao D 5A2 A1 A0 D 6A2 A1 Ao D 7所示。74LS153的扩展电路如图习题3.14（ b）变换函数B3和B2的逻辑式:B3A3a Aoa A1A3A2 A1 A0A3 A2 A1 AoA2 A1 A0a3a2 a1A0A2 A1 A 0A3 A2A1 AoA3 A2

26、 A1 AoA3 A2 A1 AoA2 A1 A0A2 A1 A 0 A2 A1 A0B2 a2 a1 Aoa2a0a2a1A2 A1A0A2A! Aoa2a1ao a2a1 Ao利用对照法，令 Do= D1= D2= D3= D4= A3,D5= D6= D7=1 ，则F= B3。选择另一 8选1数据选择器，利用对照法，令Do= D5= D6= D7=O，D1= D2= D3= D4=1 ，则F= B2。用74LS153数据选择器实现的电路如习题图3.14 （ C）所示。习题3.17分别用4选1集成电路74153和8选1集成电路74151实现下列函数。(1)F(A,B,C)m(1,3,4,6

27、, 7)；F(A,B,C)m(0,2,4,5, 6, 7)；F(A,B,C,D)m(0,1, 3, 5, 6,8, 9,11,12,13)；F(A,B,C,D)m(0,1,3, 5,10,13,14)d(9,11,15)。解：题目给出的函数最多为 4变量函数，而4选1数据选择器适于实现 3变量以下的逻辑函数,若需实现4变量函数，可以采用先扩展，再实现函数的方法。8选1数据选择器适于实现 4变量以下的逻辑函数。4选1数据选择器74153函数式为:F1A1A0D10 A1 Ao D 11 A1A 0 D 12A1 A0 D134选1数据选择器74153扩展为8选1数据选择器以及8选1数据选择器74

28、151函数式为:F A2 A1 A0 D0 A2 A1 Ad DiA2A1 A0 d2A2 A1A0 D 3A2 A1A0 D4A2 A1 A0 D5A2 A1 A0 D 6A2 A1 Ao D 7(1 )实现函数F(A, B,C)m(1, 3, 4, 6, 7) A BCTbc aB cABC ABC用4选1数据选择器74153实现设计,对照74153函数式以及设计函数式， 令A1 = A，A0=B，D0= D 1= C， D2 C ， D3=1，电路如习题图3.17 （a）所示。用8选1数据选择器74151实现设计,用对照法，令 A2=A , A1= B, A0= C, D1= D3= D

29、4= D6=D7=1 ， D0= D2= D 5=0，电路如习题图 3.17 （ b）所示。(2)实现函数F(A, B,C)m(0,2, 4,5, 6, 7) ABC abCABABCABCABC用4选1数据选择器74153实现设计，令A1 = A，Ao=B，DoD1D2 =D3=1，电路如习题图3.17 （ c）所示。CF(a)(b)(c)(d)MUX0gC(A0)B(A1)-S< ENAoMUXS.EN0D4D5u1D612D73EN 0123D1d2Lqd!A(A2)D01口 FA1A2(e)C(A0)B(A1)MUX0gPS 宜EN 0D11D223D311宜EN 0123D5

30、dD70A(A2)1DEF F(g)0c bA A亠习题3.17图012碍01234567(f)MUX EN0)2畔01234567(h)04= 05= 06= 07 = 1 ,用8选1数据选择器74151实现设计，令A2=A , Ai= B, A0= C, D0= 02=Dl= 03=0 , 电路如习题图3.17 （d ）所示。（3 ）实现函数F(A,B,C,D)m(0,1,3,5,6,8,9,11,12,13)abcd abcd abcd abcd abcdabCD abcdabcdAbC Dabcdabc abcd abcd abcd abc abcd abc首先将4选1数据选择器741

31、53，扩展为8选1数据选择器，令A2=A，A1=B,A0= C， 00=（e）所示。04= 06=1 ， 01= 02= 0 5= 0， 03 D， 07=0，电路如习题图 3.17用8选1数据选择器74151的连接方式与习题图 3.17 （ e）所示完全相同，A2= A，A1= B，电路如习题图3.17（f）所示。Ao= C， 00= 04= 06 = 1 ， 01= 02= 05= 0， 03 D， 07=0（4 ）实现函数f(a,b,c,d)m(0,1,3, 5,10,13,14)abcd abcd a BCD ABCD AB C D ABCDabcd (abcd ABCD)AbC Ab cd Abcd ab c abcd abc参考（3）的设计过程，令 A2=A，A1=B，A0=C，00=05= 07=1 ， 01= 02= 06= 0，03 =04=0，用74153和74151实现的电路如习题图 3.17 （ g）和（h）所示。Bo习题3.18图F1习题3.18组合电路的逻辑框图如习题图3.18所示。试分析输出F3F2F1F0与B3B2B1B0的关系。Fo解：图中使用的是 8选1数据选择器，其函数表达式为:FA? A1Aq DqA2A1AQD1A2 AAq D?A2 A| Aq D3A? A1AoD4A? A1 AqD5A?AAo D6AAAqD?图