第6章触发器与时逻辑电路

1、第第6 6章章 触发器和时序逻辑触发器和时序逻辑电路电路6.1 概述概述6.2 触发器的电路结构和动作特点触发器的电路结构和动作特点6.3 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法6.4 时序逻辑电路的分析方法时序逻辑电路的分析方法6.5 常用的时序逻辑电路常用的时序逻辑电路6.1 概述概述触发器的特点：触发器的特点： 1 1、具有两个能自行保持的稳定状态，用来表示逻、具有两个能自行保持的稳定状态，用来表示逻辑状态的辑状态的0 0和和1 1。2 2、根据不同的输入信号可以置成、根据不同的输入信号可以置成1 1或或0 0状态。状态。能够能够存储存储1位二值信号的基本单元位二值信号

2、的基本单元电路统称为电路统称为。 触发器的输出状态不仅和当时的输入有关，还触发器的输出状态不仅和当时的输入有关，还与它的历史状态有关。与它的历史状态有关。触发器具有记忆功能触发器具有记忆功能! !组组合合逻逻辑辑电电路路. . .当时的当时的输入输入. . .当时的当时的输出输出构成组合逻辑电路构成组合逻辑电路的基本单元是的基本单元是门电路门电路在前面所学习的组合逻辑电路中，在前面所学习的组合逻辑电路中，仅仅决定于仅仅决定于而在而在“时序逻辑电路时序逻辑电路”中，中，时时序序逻逻辑辑电电路路. . .当时的当时的输出输出这，这，就要求时序逻辑电路必须就要求时序逻辑电路必须具有记忆功能具有记忆功

3、能 !. . .当时的当时的输入输入不仅与不仅与有关有关. . .过去的过去的输出输出而且与而且与有关有关我们将要学习的我们将要学习的“触发器触发器”，它就具有记忆功能。它就具有记忆功能。触发器如何分类触发器如何分类 ? 按按逻辑功能逻辑功能划分划分 ：r - s 触发器触发器 ；d 触发器触发器 ；j - k 触发器触发器 ；等等。等等。按按触发方式触发方式划分划分 ：电平触发方式电平触发方式 ；主从触发方式主从触发方式 ；边沿触发方式边沿触发方式 。6. 2 触发器的电路结构和动作特点触发器的电路结构和动作特点6.2.1 基本基本 rs 触发器触发器基本基本rs触发器（又称触发器（又称r-

4、s锁存器）是锁存器）是各种触发器电路中结构形式最简单的各种触发器电路中结构形式最简单的一种。同时，它又是许多复杂电路结一种。同时，它又是许多复杂电路结构触发器的一个组成部分。构触发器的一个组成部分。基本基本 rs 触发器的电路结构与动作特点触发器的电路结构与动作特点 &a &bqdrdsq反馈反馈反馈反馈两个输出端两个输出端复位复位输入端输入端置位置位输入端输入端使使q端端为为 0使使q端端为为 1电路结构和工作原理电路结构和工作原理正是由于正是由于引引入反馈，入反馈，才才使电路具有使电路具有记忆功能记忆功能 !定义定义q=1、q=0为为触发器的触发器的1状态状态；定义定义q=0、q=1为为触

5、发器的触发器的0状态状态； (1). 设设q的的初始状态为初始状态为 1 (2). 设设q的的初始状态为初始状态为 001100 11. 输入输入 = 0， = 1 时时 ： 0 1qqdrdsqq 0 11 0drds11 结论：当结论：当 0、 1时，不管时，不管q端端的初始状态是什么，最终必为的初始状态是什么，最终必为 0！drdsdrds 0 1 0 0 0 1 1 0q n ：输入信号到来输入信号到来前前触发器的状态，触发器的状态， 简称简称原原状态状态 ；q n + 1 ：输入信号到来输入信号到来后后触发器的状态触发器的状态 ， 简称简称下下状态状态 。 q n q n + 1qq

6、 0 1drdsdrds (1). 设设q的的初始状态为初始状态为 0 (2). 设设q的的初始状态为初始状态为 11001111 02. 输入输入 = 1， = 0 时时 ： 1 0qqdrdsqq 1 00 1drdsdrds 结论：当结论：当 1、 0时，不管时，不管q端的初始状态是什么，最终必为端的初始状态是什么，最终必为 1！drds q n q n + 1 0 1 0 0 0 1 1 0q n 表示触发器的表示触发器的原原状态状态 ；q n + 1 表示触发器的表示触发器的下下状态状态 。1 0 0 11 0 1 1qq 1 0 对下图电路来对下图电路来说，说，若若 rd 、sd

7、不一样不一样 ，则，则 q n+1 = rd。drdsdrds (1). 设设q的的初始状态为初始状态为 0 (2). 设设q的的初始状态为初始状态为 100 113. 输入输入 = 1， = 1 时时 ：qq 1 1drds01 01 01qq 1 1drds0 1drds 结论：当结论：当 1、 1时，不管时，不管q的的初始状态是什么，最终保持原状态初始状态是什么，最终保持原状态 !drds q n q n + 1 0 1 0 0 0 1 1 0q n 表示触发器的表示触发器的原原状态状态 ；q n + 1 表示触发器的表示触发器的下下状态状态 。1 0 0 11 0 1 11 1 0 0

8、1 1 1 1称为称为“保保持持” !qq 1 1 对下图电路来对下图电路来说，说，若若 rd 、sd 不一样不一样 ，则，则 q n+1 = rd。drdsdrds114. 输入输入 = 0， = 0 时时 ：drdsx a bqq00xdrds 不管不管q的初始状态是什的初始状态是什么，当么，当 0 同时存同时存在时，在时，q、 全是全是 1。qdrds假设假设 b 门翻转快门翻转快1 1 101 &a &bqqdrds0011110当当 = = 0 同时同时变为变为 1时时 ，翻转快的，翻转快的门输出变为门输出变为0，另一个门则不翻转。，另一个门则不翻转。drds0 &a &bqqdrd

9、s00111 1 1 当当 = = 0同时同时变为变为 1 ，翻转快的，翻转快的门输出变为门输出变为0，另一个门则不翻转。，另一个门则不翻转。1假设假设 a 门翻转快门翻转快1 10drds &a &bqqdrds00xx11 当当 = = 0且且同时变为同时变为 1时，翻转时，翻转快的门输出变为快的门输出变为 0，另一个门则不翻转。，另一个门则不翻转。一般并不了解门的翻转速度一般并不了解门的翻转速度 ，故而该电，故而该电路的输出端可能处于失控状态路的输出端可能处于失控状态 。通常。通常 “ 禁止禁止 ” 和和 出现出现 这种变化。这种变化。drdsdrds1001100111 &a &bqq

10、drds0011 &a &bqqdrds0011 如前所述，当如前所述，当 = = 0 时，只要时，只要它们它们不同时变为不同时变为 1，输出输出q n+1总会有唯总会有唯一值一值 !drds0 0 0 x0 0 1 x输出状输出状态不定态不定! 若若 rd 、sd 不一样不一样 ，则，则 q n+1 = rd。rd sd q n q n + 1 0 1 0 0 0 1 1 0q n 表示触发器的表示触发器的原原状态状态 ；q n + 1 表示触发器的表示触发器的下下状态状态 。1 0 0 11 0 1 11 1 0 01 1 1 1称为称为“保保持持” ! 0 1 x 0 1 0 x 1 1

11、 1 x 保保 持持 0 0 x 禁禁 止止 qqdrds动作特点动作特点基本基本rs触发器的输入端直接加在输出门上，所以输入触发器的输入端直接加在输出门上，所以输入信号能直接改变输出端的状态。故：信号能直接改变输出端的状态。故：rd 直接复位端直接复位端；sd 直接置位端直接置位端；基本基本rs触发器叫做触发器叫做直接置位、复位触发器直接置位、复位触发器。dsdrqq表示低电平作输入信表示低电平作输入信号，即低电平有效。号，即低电平有效。基本基本 rs 触发器的功能表触发器的功能表 qn q n+1drds例：画出基本例：画出基本rs触发器触发器的输出端波形图，假设的输出端波形图，假设q端的

12、初始状态为端的初始状态为 0 。 0 1 x 0 1 0 x 1 1 1 x 保保 持持 0 0 x 禁禁 止止 qn q n+1qqdrdsqqdrdsdrds 基本基本 r-s 触发器的触发器的小结小结1、基本、基本rs触发器是双稳态器件，只要令触发器是双稳态器件，只要令 = = 1，触发器即保持原有状态。稳态，触发器即保持原有状态。稳态情况下，两输出互补。一般定义情况下，两输出互补。一般定义q端的端的状态状态代表整个触发器的状态。代表整个触发器的状态。drds2、在输入端加入负脉冲，可以使触发器状态、在输入端加入负脉冲，可以使触发器状态发生变化：发生变化： 端加入负脉冲，使端加入负脉冲，

13、使q = 1， 称为称为“置位置位”或或“ 置置 1 ”端；端； 端加入负脉端加入负脉冲，使冲，使q = 0， 称为称为“复位复位”或或“ 清清 0 ”端。端。dsdsdrdr6.2.2 同步同步rs触发器触发器在数字系统中，为协调各部分的动作，常在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做通常把这个同步信号叫做时钟脉冲时钟脉冲，或称为，或称为时钟时钟信号信号，简

14、称，简称时钟时钟，用，用cp表示。表示。受时钟脉冲控制的触发器统称为受时钟脉冲控制的触发器统称为时钟触发时钟触发器器，以区别于直接置位、复位触发器。，以区别于直接置位、复位触发器。同步同步rs触发器就是一种时钟触发器。触发器就是一种时钟触发器。qqrdsdrdsd同步同步rs触发器触发器的电路结构与工作原理的电路结构与工作原理rscp“ 同步同步 ”的含义：由时钟的含义：由时钟cp决定决定r、s能能否否对输出端起控制作用。对输出端起控制作用。平时常平时常为为 1平时常平时常为为 1直接清零端直接清零端直接置位端直接置位端qqrdsdrscp0被封锁被封锁被封锁被封锁1 1输出保输出保持原态持原

15、态输出保输出保持原态持原态qqrdsdrscp0被封锁被封锁被封锁被封锁1 1输出保输出保持原态持原态输出保输出保持原态持原态不管不管r、s取何种组合，输出都保持原态取何种组合，输出都保持原态 !qqrscp1被打开被打开被打开被打开rs输出遵输出遵循功能循功能表之值表之值输出遵输出遵循功能循功能表之值表之值drdsqqrscp1被打开被打开被打开被打开rs输出遵输出遵循功能循功能表之值表之值输出遵输出遵循功能循功能表之值表之值只有在只有在 cp1 时，才有下面的功能表时，才有下面的功能表 。drds(1). 输入输入 r = 0， s = 0 时时 ：保持原状态保持原状态输出端输出端qqrs

16、cp0 0drds11 1 1 0 0 x 保保 持持cp r s qn q n+1qqrscp0 0 1输出输出保持保持1 1drds1输出端输出端 q 被置被置“ 1 ”(2). 输入输入 r = 0， s = 1 时时 ：1 100 1qqrdsdrscp0 11 0 1 x 1 qqrdsdrscp0 11 1cp r s qn q n+1 1 0 0 x 保保 持持01 111010输出端输出端 q 被置被置“ 1 ”(3). 输入输入 r = 1， s = 0 时时 ：1输出端输出端 q 被清被清“ 0 ”10101qqrdsdrscp1 01 1 0 x 0qqrdsdrscp1

17、 01 1cp r s qn q n+1 1 0 0 x 保保 持持01 111 0 1 x 1 1010输出端输出端 q 被清被清“ 0 ”10 01 1(4). 输入输入 r = 1， s = 1 时时 ：禁止禁止r与与s同时同时从从11变化为变化为00!qqrdsdrscp1 11 1 1 x 禁禁 止止qqrdsdrscp1 11 1cp r s qn q n+1 1 0 0 x 保保 持持01 111 0 1 x 1 1 1 0 x 00011该状态该状态被禁止被禁止逻辑逻辑符号符号 这根红颜色的线还这根红颜色的线还表示一重含义：表示一重含义： 即即 “ 只有只有在时钟在时钟 cp1

18、时，它时，它才表现出应有的逻辑才表现出应有的逻辑功能；功能； 如果如果cp0，输出，输出端端 q 则保持原状态则保持原状态”。 “高电高电平有效平有效”，qqrdsdrscpqqrdsdrsc同步同步 rs 触发器的功能表触发器的功能表前提：在前提：在 cp1时才有时才有 0 1 1 1 0 0 1 1 禁禁 止止 r s qn+1 0 0 保保 持持 * q n+1为为 cp到来以到来以后触发器的状态。后触发器的状态。qqrdsdrscpcpqqrs由它的功能表可见：在由它的功能表可见：在r、s不相等时，不相等时，q 服从于服从于 s !同步同步 rs 触发器的功能表触发器的功能表cp r

19、s q n+1 1 0 0 保保 持持 1 0 1 1 1 1 0 0 1 1 1 禁禁 止止 0 x x 保保 持持例：画出同步例：画出同步rs触发器的输出端波形图。触发器的输出端波形图。cprsqq假设假设q的初始状态为的初始状态为 0。 在在cp = 0 期间，触发器的状态期间，触发器的状态“ 保持保持 ”不定不定 同步同步 r-s r-s 触发器的小结触发器的小结 1.当当cp = 0 时时,无论无论r、s 为何种取值组合，输出端为何种取值组合，输出端均均“保持原态保持原态”； 2.只有当只有当cp=1时时, 控制端控制端r、s的取值组合才会在输的取值组合才会在输出端有所反映，即有所谓

20、出端有所反映，即有所谓“功能表功能表”。 qqrdsdrscpqqrdsdrsc逻辑逻辑符号符号 这根红颜色的线还这根红颜色的线还表示一重含义：表示一重含义：“高高电平有效电平有效”，即，即 “ 只只有在时钟有在时钟 cp1时，时，它才表现出应有的逻它才表现出应有的逻辑功能；如果辑功能；如果cp0，输出端输出端 q 则保持原状则保持原状态态”。逻辑逻辑符号符号 这根绿颜色的线也这根绿颜色的线也表示一重含义：表示一重含义：“低低电平有效电平有效”，即，即 “ 只只有在时钟有在时钟 cp0时，时，它才表现出应有的逻它才表现出应有的逻辑功能；如果辑功能；如果cp1，输出端输出端 q 则保持原状则保持

21、原状态态”。qqrdsdrsc同步同步 r-s r-s 触发器的动作特点触发器的动作特点在在cp=1的全部时间里，的全部时间里，s和和r的变化都将引起触发器输出端的变化。的变化都将引起触发器输出端的变化。qqrdsdrscp结果：如果结果：如果cp=1的期间内，输入信号多次发生变化，则触发器也会发生多的期间内，输入信号多次发生变化，则触发器也会发生多次翻转，这就降低了电路的抗感扰的能力。次翻转，这就降低了电路的抗感扰的能力。cpsrqq6.2.3 主从触发器主从触发器的电路结构与动作特点的电路结构与动作特点为了提高触发器的抗干扰能力，希望在每为了提高触发器的抗干扰能力，希望在每个个cp周期里输

22、出端的状态只能改变一次。周期里输出端的状态只能改变一次。为此，在同步为此，在同步rs触发器的基础上又设计出触发器的基础上又设计出了了主从结构触发器主从结构触发器。11q1qd1sd1r1s1r1c主从型主从型rs触发器由两个同步触发器由两个同步rs触发器组成。触发器组成。主主触触发发器器从从触触发发器器时钟脉冲先使主触发时钟脉冲先使主触发器翻转，而后使从触器翻转，而后使从触发器翻转发器翻转“主从主从”2q2qd2sd2r2s2r2cdsdrsrcp主从型主从型 rs 触发器触发器主从型主从型 rs 触发器触发器11q1qd1sd1r1s1r1c主主触触发发器器从从触触发发器器2q2qd2sd2

23、r2s2r2cdsdrsrcp当时钟脉冲来临时（当时钟脉冲来临时（c=1）：）：主触发器发生翻转或保持，状态的变化取决于主触发器发生翻转或保持，状态的变化取决于r、s；从触发器保持原有状态（从触发器保持原有状态（因为因为c2=0）保持！保持！只要只要c=1，触发器，触发器状态就保持原态！状态就保持原态！10主从型主从型 rs 触发器触发器11q1qd1sd1r1s1r1c主主触触发发器器从从触触发发器器2q2qd2sd2r2s2r2cdsdrsrcp当时钟脉冲下跳为当时钟脉冲下跳为“0”时（下降沿）：时（下降沿）：0主触发器保持时钟来临（主触发器保持时钟来临（c=0）时的状态；）时的状态；从触

24、发器的状态变为主触发器此时的状态。从触发器的状态变为主触发器此时的状态。输出主触发输出主触发器的状态器的状态1010保持保持只要只要c=0，触发器就维触发器就维持触发后的持触发后的状态！状态！该主从型该主从型rs触发器触发器是下降沿触发。是下降沿触发。主从型主从型 rs 触发器触发器11q1qd1sd1r1s1r1c主主触触发发器器从从触触发发器器2q2qd2sd2r2s2r2cdsdrsrcp01010该主从型该主从型rs触发器触发器是下降沿触发。是下降沿触发。dsdrrscpqq此符号表示此符号表示延延时输出时输出。即输。即输出状态的变化出状态的变化发生在发生在cp信号信号的的下降沿下降沿

25、。主从型主从型 rs 触发器触发器主从主从 rs 触发器的功能表触发器的功能表cp r s q n+1 0 0 保保 持持 0 1 1 1 0 0 1 1 禁禁 止止 x x x 保保 持持主从型主从型 rs 触发器触发器多输入端的主从型多输入端的主从型rsrs触发器的图形符号表示为：触发器的图形符号表示为：21rrr21sss dsdr1rcpqqr2r1ss2s主从型主从型 rs 触发器触发器11q1qd1sd1r1s1r1c主主触触发发器器从从触触发发器器2q2qd2sd2r2s2r2cdsdrsrcp主从型主从型rs触发器存在的问题：触发器存在的问题：由于主触发器本身是同步由于主触发器

26、本身是同步rs触发器，所以在触发器，所以在cp=1期间，期间，q1和和q1的状态仍然会随的状态仍然会随s和和r状态的变化而多次变化，状态的变化而多次变化，而且输入信号仍需遵守约束条件：而且输入信号仍需遵守约束条件：sr=0。 例例试求出主从型试求出主从型rs触发器的触发器的q和和q端的电压波端的电压波形。设触发器的初始状态为形。设触发器的初始状态为0。r、s不能同时不能同时出现从出现从1跃变为跃变为0的状态！的状态！11q1qd1sd1r1s1r1c2q2qd2sd2r2s2r2cdsdrsrcp例：试求出主从型例：试求出主从型rs触发器的触发器的q和和q端的电压端的电压波形。设触发器的初始状

27、态为波形。设触发器的初始状态为0。rscp1q1q2q2q希望即使出现希望即使出现s=r=1的情况，触的情况，触发器的状态也是确发器的状态也是确定的定的主从主从jk触触发器发器！主从型主从型 jk 触发器触发器1jk主从主从jk触发器在主从触发器在主从rs触发器的基础上完善得到的。触发器的基础上完善得到的。即把主从即把主从rs触发器的输出端作为一对附加的控制信号接触发器的输出端作为一对附加的控制信号接回到输入端（回到输入端（反馈反馈），另外两个输入端用），另外两个输入端用j、k表示。表示。从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器jk触发器

28、有：五个输入（触发器有：五个输入（sd、rd、j、k、c）；）； 两个输出（两个输出（q、q）主从型主从型 jk 触发器触发器1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器jk触发器有：五个输入（触发器有：五个输入（sd、rd、j、k、c）；）； 两个输出（两个输出（q、q）主从型主从型 jk 触发器触发器1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqdsdrqjs qqkqr 主从型主从型 jk 触发器触发器1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1q

29、d1r1s1r1c主主触触发发器器cqq当时钟脉冲来临时（当时钟脉冲来临时（c=1）：）：10主触发器发生翻转或保持，状态的变化取决于主触发器发生翻转或保持，状态的变化取决于j、k；从触发器保持原有状态（从触发器保持原有状态（因为因为c2=0）保持！保持！主从型主从型 jk 触发器触发器qjs qqkqr 1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqq只要在只要在c=1期间，期间，触发器状态就保触发器状态就保持原态！持原态！当时钟脉冲下跳为当时钟脉冲下跳为“0”时（下降沿）：时（下降沿）：01主触发器保持时钟来临（主触发器保持时钟来

30、临（c=0）时的状态；）时的状态；从触发器的状态变为主触发器此时的状态。从触发器的状态变为主触发器此时的状态。输出主触发输出主触发器的状态器的状态1010保持保持只要在只要在c=0期期间，触发器就间，触发器就维持触发后的维持触发后的状态！状态！主从型主从型 jk 触发器触发器qjs qqkqr 1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqq当时钟脉冲下跳为当时钟脉冲下跳为“0”时（下降沿）：时（下降沿）：01主触发器保持时钟来临（主触发器保持时钟来临（c=0）时的状态；）时的状态；从触发器的状态变为主触发器此时的状态。从触发器的状态

31、变为主触发器此时的状态。1010jk触发器触发器是下降沿是下降沿触发。触发。主从型主从型 jk 触发器触发器qjs qqkqr 1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqq主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器1、j=1、k=1（设（设c=0时，时，jk触发器的状态为触发器的状态为0）110101脉冲脉冲cjk触发器触发器处于保持处于保持状态状态qjs qqkqr 1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqq主从型主从型jk触

32、发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器1、j=1、k=1（设（设c=0时，时，jk触发器的状态为触发器的状态为0）1011011010脉冲脉冲c保持保持qjs qqkqr 1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqq主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器1、j=1、k=1（设（设c=0时，时，jk触发器的状态为触发器的状态为0）101101011010脉冲脉冲c保持保持1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发

33、器器cqqqjs qqkqr 输出为主触发输出为主触发器的状态，器的状态，jkjk触发器翻转！触发器翻转！主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器1、j=1、k=1（设（设c=0时，时，jk触发器的状态为触发器的状态为1）111001脉冲脉冲cjk触发器触发器处于保持处于保持状态状态1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器1、j=1、k=1（设（设c=0时，时，jk触发器的状态为触发器的状

34、态为1）0111101001脉冲脉冲c保持保持1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器1、j=1、k=1（设（设c=0时，时，jk触发器的状态为触发器的状态为1）011110010101脉冲脉冲c保持保持1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 输出为主触发输出为主触发器的状态，器的状态，jkjk触发器翻转！触发器翻转！主从型主从型jk触发器的

35、逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器1、j=1、k=1（设（设c=0时，时，jk触发器的状态为触发器的状态为1）011110010101jk触发器在触发器在j=k=1时，来一个时钟脉冲，其状态就时，来一个时钟脉冲，其状态就翻转一次：翻转一次：q n+1 = q n。 计数功能计数功能1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器2、j=0、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为0）1脉冲脉冲c

36、jk触发器触发器处于保持处于保持状态状态00010011jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器2、j=0、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为0）1010脉冲脉冲c保持保持0001011jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 保持保持主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器2、j=

37、0、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为0）10000101脉冲脉冲c保持保持011jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 输出为主触发输出为主触发器的状态，器的状态，jkjk触发器保持！触发器保持！主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器2、j=0、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为0）10000101jk触发器在触发器在j=k=0时，保持原来的状态（时，保持原来的状态（qn）1jk从从触触发发器器2q2qd2sd2r

38、2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器3、j=1、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为0）100101脉冲脉冲cjk触发器触发器处于保持处于保持状态状态1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器3、j=1、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为0）101001

39、1010脉冲脉冲c保持保持1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器3、j=1、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为0）101001011010脉冲脉冲c1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 输出为主触发器输出为主触发器的状态，的状态，jkjk触发触发器翻转为器翻转为“1”1”态！态！保持保持主从型主从型jk触发器的逻

40、辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器3、j=1、k=000101001脉冲脉冲c（设（设c=0时，时，jk触发器的状态为触发器的状态为1）1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器3、j=1、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为1）0010101010脉冲脉冲c保持保持保持保持1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs

41、 qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器3、j=1、k=0（设（设c=0时，时，jk触发器的状态为触发器的状态为1）001010011010脉冲脉冲c保持保持1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 输出为主触发器输出为主触发器的状态，的状态，jkjk触发触发器保持原态！器保持原态！主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器3、j=1、k=0101101011010jk触发器在触发器在j=1、k=0时，时钟过后其状态时

42、，时钟过后其状态为为“1”态！态！1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr 主从型主从型jk触发器的逻辑功能触发器的逻辑功能主主触触发发器器从从触触发发器器4、j=0、k=1jk触发器在触发器在j=0、k=1时，时钟过后其状态时，时钟过后其状态为为“0”态！态！ 自己分析自己分析1jk从从触触发发器器2q2qd2sd2r2s2r2cd1s1q1qd1r1s1r1c主主触触发发器器cqqqjs qqkqr jkqn+100qn01010111nq功能表功能表逻辑符号逻辑符号主从型主从型jk触发器是触发器是下降沿

43、触发下降沿触发dsdrjkcqqjkqn+100qn01010111nq功能表功能表21jjj 21kkk具有多输入端的具有多输入端的主从主从jk触发器触发器逻辑符号逻辑符号dsdr1jkcqqj2j1k2k结论：结论：1、在时钟脉冲来到之前（、在时钟脉冲来到之前（c=0）时，触发器的状态）时，触发器的状态（即从触发器的状态）与主触发器的状态是一致（即从触发器的状态）与主触发器的状态是一致的。的。2、主从型、主从型jk触发器总是在触发器总是在c从从“1”下跳为下跳为“0”时时（下（下降沿）降沿）翻转，即在时钟脉冲的翻转，即在时钟脉冲的下降沿触发下降沿触发。画出画出jk触发器的输出波形图触发器的

44、输出波形图qckjj=1,k=0 触触发器状态为发器状态为“1”j=0,k=1 触触发器状态为发器状态为“0”j=0,k=0 触触发器状态保持发器状态保持j=1,k=1 触触发器状态翻转发器状态翻转时序图时序图ckjq主从型主从型jk触发器触发器是下降沿触发！是下降沿触发！主从结构触发器的动作特点：主从结构触发器的动作特点：1 1、触发器的翻转分两步动作。第一步，在、触发器的翻转分两步动作。第一步，在cp=1cp=1期间期间主触发器接收输入端（主触发器接收输入端（s s、r r或或j j、k k）的信号，被）的信号，被置成相应的状态，而从触发器不动；第二步，置成相应的状态，而从触发器不动；第二

45、步，cpcp下降沿到来时从触发器按照主触发器的状态翻转，下降沿到来时从触发器按照主触发器的状态翻转，所以输出端状态的改变发生在所以输出端状态的改变发生在cpcp的下降沿。的下降沿。2 2、因为主触发器本身是一个同步、因为主触发器本身是一个同步rsrs触发器，所以在触发器，所以在cp=1cp=1的全部时间里输入信号都将对主触发器起控的全部时间里输入信号都将对主触发器起控制作用。制作用。故：在故：在cp=1cp=1期间输入信号发生过变化后，期间输入信号发生过变化后，cpcp下降沿下降沿到达时从触发器的状态不一定能按此刻输入信号到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个的

46、状态来确定，而必须考虑整个cp=1cp=1期间输入信期间输入信号的变化过程才能确定。号的变化过程才能确定。主从结构主从结构rs触发器触发器主主触触发发器器从从触触发发器器1c11q1qd1sd1r1s1r2q2qd2sd2r2s2r2cdsdrsrcpcpsrqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1禁止禁止功能表功能表crsqq若直接根据功能表绘若直接根据功能表绘制输出波形，其结果制输出波形，其结果为为q 波形。波形。q主主触触发发器器从从触触发发器器1c11q1qd1sd1r1s1r2q2qd2sd2r2s2r2cdsdrsrcpcpsrqn+1qn0 0

47、0 0qn0 01 10 01 10 01 11 11 1禁止禁止功能表功能表qq但由于主从型但由于主从型rs触发触发器的主触发器是同步器的主触发器是同步rs触发器，故触发器，故若在若在cp=1期间期间r或或s的状的状态发生变化，则输出态发生变化，则输出波形就不能只按照功波形就不能只按照功能表绘制，需具体分能表绘制，需具体分析析。crsq在此期间，在此期间，r的状态发的状态发生了变化生了变化主从结构主从结构rs触发器触发器主主触触发发器器从从触触发发器器1c11q1qd1sd1r1s1r2q2qd2sd2r2s2r2cdsdrsrcpcpsrqn+1qn0 00 0qn0 01 10 01 1

48、0 01 11 11 1禁止禁止功能表功能表qqq但由于主从型但由于主从型rs触发触发器的主触发器是同步器的主触发器是同步rs触发器，故触发器，故若在若在cp=1期间期间r或或s的状的状态发生变化，则输出态发生变化，则输出波形就不能只按照功波形就不能只按照功能图绘制，需具体分能图绘制，需具体分析析。crsq在此阶段，在此阶段，s=0,r=1,故故q1=00主从结构主从结构rs触发器触发器主主触触发发器器从从触触发发器器1c11q1qd1sd1r1s1r2q2qd2sd2r2s2r2cdsdrsrcpcpsrqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1禁止禁止功能

49、表功能表qqq但由于主从型但由于主从型rs触发触发器的主触发器是同步器的主触发器是同步rs触发器，故若在触发器，故若在cp=1期间期间r或或s的状的状态发生变化，则输出态发生变化，则输出波形就不能只按照功波形就不能只按照功能图绘制，需具体分能图绘制，需具体分析。析。crsq在此阶段，在此阶段，s=0,r=0,故故主触发器保主触发器保持原来状态。持原来状态。故故q1=000主从结构主从结构rs触发器触发器主主触触发发器器从从触触发发器器1c11q1qd1sd1r1s1r2q2qd2sd2r2s2r2cdsdrsrcpcpsrqn+1qn0 00 0qn0 01 10 01 10 01 11 11

50、 1禁止禁止功能表功能表qqqcrsq所以，当所以，当cp下降沿到下降沿到来时，从触发器的状来时，从触发器的状态（主从型态（主从型rs触发器触发器的状态的状态）q=000主从结构主从结构rs触发器触发器主主触触发发器器从从触触发发器器1c11q1qd1sd1r1s1r2q2qd2sd2r2s2r2cdsdrsrcpcpsrqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1禁止禁止功能表功能表qqq结论结论：对于主从结构对于主从结构触发器，绘制其输出触发器，绘制其输出波形图时，只有当在波形图时，只有当在cp=1期间，输入变量期间，输入变量的状态不变的情况下，的状态不变的

51、情况下，才可以直接按照功能才可以直接按照功能表绘制，否则需要具表绘制，否则需要具体分析。体分析。crsq故此结果错误！故此结果错误！主从结构主从结构rs触发器触发器主从结构主从结构jk触发器触发器若直接根据功能表绘若直接根据功能表绘制输出波形，其结果制输出波形，其结果为为q 波形。波形。qjs qqkqr qq1cjkdsdr主主触触发发器器从从触触发发器器cpjkqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1qn功能表功能表jkcq主从结构主从结构jk触发器触发器qjs qqkqr qq1cjkdsdr主主触触发发器器从从触触发发器器cpjkqn+1qn0 00

52、 0qn0 01 10 01 10 01 11 11 1qn功能表功能表ckjq但由于主从型但由于主从型jk触发触发器的主触发器是同步器的主触发器是同步rs触发器，故触发器，故若在若在cp=1期间期间j或或k的状的状态发生变化，则输出态发生变化，则输出波形就不能只按照功波形就不能只按照功能图绘制，需具体分能图绘制，需具体分析析。在此期间，在此期间，k的状态发的状态发生了变化生了变化在此期间，在此期间，j的状态发的状态发生了变化生了变化q主从结构主从结构jk触发器触发器qjs qqkqr qq1cjkdsdr主主触触发发器器从从触触发发器器cpjkqn+1qn0 00 0qn0 01 10 01

53、 10 01 11 11 1qn功能表功能表qckjq在此阶段，在此阶段，j=0,k=1,qn=1故故s=0,r=1,q1=0，主触发，主触发器状态翻转，此后，无论器状态翻转，此后，无论j、k怎样变化，主触发器状态怎样变化，主触发器状态不再变化（因为在不再变化（因为在cp下降下降沿来临之前，沿来临之前， qn不变不变），），即在即在cp=1期间主触发器只期间主触发器只有可能翻转一次有可能翻转一次。01100主从结构主从结构jk触发器触发器qjs qqkqr qq1cjkdsdr主主触触发发器器从从触触发发器器cpjkqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1q

54、n功能表功能表qckjq所以，当所以，当cp下降沿下降沿到来时，从触发器到来时，从触发器的状态（主从型的状态（主从型rs触发器的状态触发器的状态）q=001100主从结构主从结构jk触发器触发器qjs qqkqr qq1cjkdsdr主主触触发发器器从从触触发发器器cpjkqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1qn功能表功能表qckjq在此阶段，在此阶段，j=1,k=1,qn=0故故s=1,r=0,q1=1，主触发，主触发器状态翻转，此后，无论器状态翻转，此后，无论j、k怎样变化，主触发器状态怎样变化，主触发器状态不在变化（因为在不在变化（因为在cp下降下

55、降沿来临之前，沿来临之前， qn不变不变），），即在即在cp=1期间主触发器只期间主触发器只有可能翻转一次有可能翻转一次。11011主从结构主从结构jk触发器触发器qjs qqkqr qq1cjkdsdr主主触触发发器器从从触触发发器器cpjkqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1qn功能表功能表qckjq所以，当所以，当cp下降沿下降沿到来时，从触发器到来时，从触发器的状态（主从型的状态（主从型rs触发器的状态触发器的状态）q=111011主从结构主从结构jk触发器触发器qjs qqkqr qq1cjkdsdr主主触触发发器器从从触触发发器器cpjkqn

56、+1qn0 00 0qn0 01 10 01 10 01 11 11 1qn功能表功能表qckjq结论结论：对于主从结构对于主从结构触发器，绘制其输出触发器，绘制其输出波形图时，只有当在波形图时，只有当在cp=1期间，输入变量期间，输入变量的状态不变的情况下，的状态不变的情况下，才可以直接按照功能才可以直接按照功能表绘制，否则需要具表绘制，否则需要具体分析。体分析。故此结果错误！故此结果错误！6.2.4 边沿触发器边沿触发器的电路结构与动作特点的电路结构与动作特点为了提高触发器的可靠性，增强抗干扰能为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态（力，希望触发器的次态（q n+1）仅仅

57、取决于仅仅取决于cp信号下降沿（或上升沿）到达时刻输入信号的状信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化态。而在此之前和之后输入状态的变化对触发器对触发器的次态没有影响。的次态没有影响。为了实现这一设想，人们研制了各种为了实现这一设想，人们研制了各种边沿边沿触发器触发器。边沿触发器的次态（边沿触发器的次态（q n+1）仅仅取决于）仅仅取决于cp信号下降沿或上升沿到达时刻输入信号的逻辑状信号下降沿或上升沿到达时刻输入信号的逻辑状态。而在此之前和之后输入信号状态的变化对触态。而在此之前和之后输入信号状态的变化对触发器的次态没有影响。发器的次态没有影响。边沿触发器的

58、动作特点：边沿触发器的动作特点：一、利用一、利用cmos传输门的边沿触发器（传输门的边沿触发器（d触发器触发器）边沿触发器的类型边沿触发器的类型直接置位直接置位端，低电端，低电平有效平有效dsdcpdrqq直接复位直接复位端，低电端，低电平有效平有效此符号表示此符号表示边沿触发边沿触发输入端输入端时钟脉冲输入端。时钟脉冲输入端。上升沿触发上升沿触发图形符号图形符号：二、维持阻塞触发器（二、维持阻塞触发器（d触发器触发器）边沿触发器的类型边沿触发器的类型图形符号图形符号：dsdcpdrqq单输入端单输入端ds1dcpdrqqd2d多输入端多输入端二、维持阻塞触发器（二、维持阻塞触发器（d触发器触

59、发器）边沿触发器的类型边沿触发器的类型特性表特性表cpqn+1 qn01 11 1d 0 0在在cp上升沿触发上升沿触发dsdcpdrqq三、利用传输延迟时间的边沿触发器（三、利用传输延迟时间的边沿触发器（jk触发器触发器）边沿触发器的类型边沿触发器的类型图形符号图形符号：dsjcpdrqq单输入端单输入端kds1jcpdrqqj2j多输入端多输入端1kk2kcp下降沿下降沿触发触发边沿触发器边沿触发器符号符号三、利用传输延迟时间的边沿触发器（三、利用传输延迟时间的边沿触发器（jk触发器触发器）边沿触发器的类型边沿触发器的类型特性表特性表dsjcpdrqq单输入端单输入端kcpjkqn+1qn

60、0 00 0qn0 01 10 01 10 01 11 11 1qn功能表功能表三、利用传输延迟时间的边沿触发器（三、利用传输延迟时间的边沿触发器（jk触发器触发器）边沿触发器的类型边沿触发器的类型特性表特性表dsjcpdrqq单输入端单输入端kcpjkqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1qn功能表功能表主从结构主从结构jk触发器和边沿触发器和边沿jk触发器触发器cpjkqn+1qn0 00 0qn0 01 10 01 10 01 11 11 1qn功能表功能表qckjq结论结论：边沿触发器增边沿触发器增强了工作的可靠性。强了工作的可靠性。边沿边沿jk触