带隙基准学习笔记

1、带隙基准设计A. 指标设定该带隙基准将用于给LDO提供基准电压，LDO的电源电压 变化范围为1.4V到3.3V，所以带隙基准的电源电压变化范围与 LDO的相同。LDO的PSR要受到带隙基准PSR的影响，故设计 的带隙基准要有高的PSR。由于LDO是用于给数字电路提供电 源，所以对噪声要求不是很高。下表该带隙基准的指标。电源电压1.4V3.3V输出电压0.4V温度系数35pp m/CPSRDC，1MHz-80dB, -20dB积分噪声电压（1Hz100kHz）<1mV功耗<25uA线性调整率<0.01%B. 拓扑结构的选择上图是传统结构的带隙基准，假设 MiM3尺寸相同，那么输

2、 出电压为VrefVtSNVbe是负温度系数，对温度求导数，Page313：善 Vbe3得到公式(Razavi,m)VT Eg/q其中，Vbe3 VBE3 (4TT3。如果输出电压为零温度系数，那么:2VrefVBE3kNInN 丄 0 qR1R2得到:R2kln N q RVBE3(4 mM Eg/qT带入:VrefVt InNVBE3得到:EgVref (4 m)Vrq在27°温度下，输出电压等于 1.185V，小于电源电压1.4V， 可这个电路并不能工作在1.4V电源电压下，因为对于带隙基准里的运放来说，共模输入范围会受到电源电压限制， 最小值为：VDDmin Vbe2其中，V

3、BE2是三极管 分输入管对的栅源电压， 电流源的过驱动电压。对于微安级别的电流，电源电压的VGS_input differential pairVover_drive _of _current_ sourceQ2的导通电压 ，VGS_input differenti al _ pair 是运放差Vover drive of current source 是运放差分输入管对尾可以认为：VGS VTH这里将差分输入对的体和源级短接以减小失配，同时阈值电 压不会受到体效应的影响。 假设差分对尾电流源的过驱动电压为 100mV，那么，电源电压的最小值为：VDDminVbe2Vth input diff

4、erenti al _ pairVth-40°27°80°slow-826mV-755mV-699mVty pical-730mV-660mV-604mVfast-637mV-567mV-510mVBJT 的 Vbe-40°27°80°slow830mV720mV630mVtypical840mV730mV640mVfast860mV750mV660mVlOOmV下表列出了 smic.13工艺P33晶体管阈值电压和三极管的导通 电压随Corner角和温度变化的情况：VDDmin-40°27°80°slow

5、1.756V1.575V1.429Vtyp ical1.67 V1.49V1.344Vfast1.597V1.417V1.27V可以计算出在不同温度的 Corner角下电源电压的最小值:可以看出，对于大部分情况，1.4V电源电压无法保证带隙基 准中运放的正常工作，所以必须改进电路结构， 使其可以工作在 1.4V电源电压下。上图是一种实用的低压带隙基准的结构，假设M1M3尺寸相同，同样假设：R2 A1R2A2R2B1R2B2R2那么，输出电压为:/“ ln NVREF(R如果输出电压为零温度系数，那么:k。InN30qR1R3得到：k|n N R3VBE2(4mMTqR1带入：Vref(Vt l

6、nNVBE2、&R2得到：Vref旦(4mMTqVrefVBE2 R3TR2Eg/q R3RlR2R3与R2的比值，将输出电压设定在任意值。可以通过设置误差放大器输入端在Ni和N2处，通过将R2A1/R2A2设置为1,将 这两点电压设定为BJT导通电压的二分之一，计算出在不同温度 和Corner角下电源电压的最小值：VDDmin-40°27°80°slow1.341V1.215V1.114Vtyp ical1.25 V1.125V1.024Vfast1.167V1.042V0.94V可以看到，最坏情况出现在Slow Corner角低温下，电源电压 最小值仍

7、然小于1.4V，意味着这种结构可以满足本次低压设计 的要求。R2A1 / R2A2越大，电源电压的最小值越低，不过带隙基准环路增 益也变低了。将R3/R2设置为1,输出电压可以为1.2V，但是这时候带隙基 准的低频PSR会变差，为了提高低频 PSR，运放的增益要很高， 但是在这种电路中，PSR不仅与运放增益有关，还与输出级pmos晶体管的输出电阻有关，如下图所示：rMl1,r4w的H卜*9 N naMM3的栅源电压微M 3小信号输出阻抗的电流相比可M3的栅源电压交流短路，R3roro为pmos晶体管m 3的小信号输出阻抗，这个输出阻抗PSRVrefVdd当PMOS晶体管M3输出电阻足够小的时候

8、， 小变化引起的电流变化与流过 以忽略不计，那么此时可以近似认为 那么，有：其中与漏源电压有关系，将 PMOS晶体管偏置电流设为 5uA，宽长 比分三组，各为 10um/1um，20um/2um，40um/4um，电源电压 设为1.4V，漏端加一可变电压 V1，V1从0V扫描到1.4V，如下 图所示：p3J"pjjr' * Av=-flu 11 Si2口IP3 rpi350门占EAn j|2 Irt-=IUH-t “i已XH=3- r iH3-A3m 空A.MJeU«J -y牛詁M,茁it y I呻1卜ZT吗©尹-1屮科.Ji, pJdI.A3"

9、' '-I i *=3 n SEZ：/ J(-S' I的呻gsags n广 *= juIL''* Ui.-t- f_J' 1血"1":!ME.专匚丁号Q -i.测量PMOS晶体管M 0、Mi、M4的小信号输出阻抗随V1的变化关系，得到如下数据:V: L=4uv1X L=2K昱& &S砂.&0&KJ可以看到，晶体管的输出阻抗随漏源电压的增加而增加，随沟道长度的增加也变大，当V1升高到1.2V时，三种沟道长度R3的的晶体管的输出阻抗减小到大约660k的数值，一般来说，数量级在100k左右，如果在电源

10、电压为1.4V时，带隙基准输出 1.2V，那么，此时的 PSR是：PSRVrefR3100 k16dB ro 660 k为了提高低频PSR，就必须在尽可能提高运放增益的情况下， 增加PMOS晶体管的小信号输出阻抗ro，这一措施首先是通过 减小带隙基准输出电压来实现，带隙基准输出电压要接在LDO的误差放大器输入端，如果误差放大器使用NMOS管作为输入差分对，那么其共模输入电压至少为NMOS管的栅源电压加上尾电流源的过驱动电压：VDDVcm VGS VDSSAT用下图可以仿真出误差放大器最低共模输入电压的数值:1 -午：.4帚用5uA的电流偏置二极管连接的宽长比为20um/1um的NMOS管，将其

11、源级用100mV的电压偏置，模拟尾电流源的过 驱动电压，将体接到地上，测量晶体管栅极电压，这个电压大致 等于误差放大器的最低共模输入电压，结果如下表：Vcm-40°27°80°slow945mV876mV830mVtyp ical822mV753mV704mVfast700mV630mV580mV最坏情况发生在Slow Corner角低温情况，此时误差放大器共 模输入电压为0.945V，这就意味着如果用 NMOS管作为误差放 大器输入管，那么带隙基准输出电压不能低于0.945V。但是这时候输出级PMOS晶体管的小信号输出阻抗已经变的很小，t匕 如当L=2um时，由

12、上面的图可以看到，输出阻抗为大约为7M欧姆，此时PSR不是很高。所以误差放大器的输入管采用 PMOS 比较合适，为了提高匹配，降低噪声，PMOS管的体和源级可以短接，进一步提高了最高共模输入电压。共模输入电压最多为电源电压减去PMOS管的栅源电压再减去尾电流源的过驱动电压：Vcm VDD VGS VDSSAT假设过驱动电压为100mV，用同样的手段（宽长比20um/1um, 偏置电流5uA）可以得到最高共模输入电压值：Vcm-40°27°80°slow383mV445mV492mVty pical484mV548mV595mVfast585mV650mV699mV

13、可以看到，最坏情况发生在Slow Corner角低温下，带隙基准 输出电压必须低于383mV才能使所有Corner角都能满足误差放 大器共模输入范围的要求。 但是带隙基准输出电压越低， LDO 的噪声性能越差，故将带隙基准输出电压设置在 400mV，实际 上，可以增加PMOS晶体管的宽长比，使在 Slow Corner角低温 下，最高共模输入电压大于 400mV即可。，如当 L=2um时，由上 23M欧姆，从而提高了 PSR： 如 47dB23M把带隙基准输出电压降低到 0.4V左右，使PMOS晶体管漏源 电压有较大的提高，提高了输出阻抗， 面的图可以看到，输出阻抗为大约为PSR丄空氏Vdd

14、ro这个数值还是不够高，必须寻找其它结构来提高PSR。实际上，低频时，PMOS晶体管栅极电压并不是与电源电压同步变化 的，如果运放低频增益很高，那么，在低频时，可以认为晶体管 M1、M2的漏端电压不随电源电压变化，等效为接地，如下图所 示：A/AVIrogmM1M2gmroM3gmRLro1V 时，PMOSM2，由基尔霍夫假设Mi、M2、M3尺寸一样，当电源电压变化 晶体管Mi、M2、M3栅极电压变化了 V1，对于 电流定律，可以得到：gm( V V1) V/ro 0那么，如果输出级 PMOS晶体管的ro1等于Mi和M2的输出阻 抗ro，那么流过Rl的电流将约等于零，PSR会有很大的提高，但

15、是对于M1、M2，它们的漏极电压为BJT导通电压，大约为0.7V， 对于M3，由于输出电压为0.4V，它的漏极电压与M1、M2显然不 同，所以：为了使它们相等, 管，如下图所示：ro1 ro在晶体管 M1、M2、M3漏极加入一层 cascode V1 V1ro1roM1M2roM3ICM1、M2、M3的漏极电压相等，PSR，由于输出电压为 0.4V，RL这层cascode管强制使晶体管 从而保证ro1与ro相等，提高了 Cascode管的栅极电压直接接地即可，省去了偏置电路，降低了 额外的功耗。当然，这个结论是在运放增益足够大保证运放输入端电压的变化足够小，可以近似认为接地的条件下得出的，那么

16、运放的设计要保证这个条件的成立。为了使运放输入端对地电压基本不变，必须提高环路增益， 由于电源电压变化范围在 1.4V到3.3V内，当电源电压降至1.4V 时，折叠式共源共栅放大器将不适用，可以采用两级运放，加 Miller电容补偿，也可以采用如下形式的误差放大器结构：VDD YDD D【'Dp XIII| (III IVDD VDD VDDVDDIII IIII人 III R7 rviOS/1-SR1<RJ+IrefVitf这种结构中，在Vbias处有一个二极管连接形式的晶体管，它为带隙基准主电路和运放尾电流源提供偏置电压，当电源电压变化时，这个二极管栅极电压和电源电压同时变化

17、，这样一来低频PSR会减小很多，该运放为单级运放，主级点在第一级输出端， 非主级点在Vbias处而且在高频，只需在主级点处加电容即可保证 稳定性。带隙基准结构（不包括启动电路）如下图所示：kfjdry.Hl、W-r>kdh ' "Fll .-Il - I -IM1Ubinj.VD；i - . . . AG叫吓剛nn BBT.4 Hb - .-* -I/I14 -,悄丁血一"uzJIMNCH'BC. 零温度系数设计假设Mg、Mi0、Mii尺寸相同，且:R2 A1 R2A2 R2B1那么，输出电压的表达式为：R2B2R2V(Vt In NVref (若要得

18、到零温度系数，那么根据前面推导过公式，有:kR3Vbe2 (4 m)VT Eg/q R3-ln NqR1带入输出电压的表达式，得到：邑(4 mM善qR要得到400mV的输出电压，那么，得到：1r2 3考虑版图布局的对称性，将N设为8。现在仿真正温度系数电压特性，理论值为：23k, hl 1.38 10, aln N ln 8 1.7935q1.6 10 19用smic.13um的PNP33管，发射结面积用的N=8，Q1和Q2的N=1，Q1和Q2的偏置电流设在和Q4的偏置电流设在R2Vref(4 mM1.2VR3R2R310 45X 5 的，Q2 和 Q41uA，Q310uA，如下图所示:匚金一

19、沁怙】mWawlIVIJ'I j严yL.W 矿*fTd15PonO3&rt：匕L="QJr-T n，,.'叭PT>M r-nrt1 E-TtbF-ll温度从-40°扫描到度变化的曲线，得到下图:80°,测量VQ1-VQ2与VQ3-VQ4随温656045075.0lOO40>5545>5525040-5 0,0-25.0? 1 1 di 广 I E ? dE ml.25.050,0temp （匚）实测值为:,21.34mV,c4sipoe 1.7783 10120C附上两个Corner角的数据：Cornersipoefast

20、1.7942 10 4slow1.7633 10 4Corner可以看出，正温度系数斜率几乎与偏置电流无关，与 角也无关，实测值与理论值基本吻合。现在仿真Vbe的负温度系数，理论值为：Vbe2 Vbe2 (4 m)VT Eg / qTT其中，m 3，假设Vbe为0.7V，在300K时，可以计算出斜 率为1.6mV/K。在所关心温度范围(-40° 80° )内求平均值， 用smic.13um的PNP33管，发射结面积用5X 5的，Q1和Q2的 N=1，偏置电流分别为1uA和10uA，如下图所示：nQX.0_s<1 一.1砧gpirie-1fe =-，.曳=N0巩士 上I

21、 / 0 1 WpnpJ J;7F年npJJMET .J a 咖一£Jk'f1 1 1 1L'J u I.Q,5<测量VQ1和VQ2随温度变化的曲线，结果如下:350300S/oo750650500Q50.075 025.02mp Q550厂-50.0吨5.0100-fl 3丨 4 1 :; rrM得到负温度系数为:VBE2T I 1uA1.89mV/ KVbE2T I 10UA附上两个Corner角的数据：1.69mV/ KCorner1uA10uAslow1.9mV/K1.7mV/Ktypical1.89mV/K1.69mV/Kfast1.87mV/K1.6

22、7mV/K可以看出，BJT的负温度系数电压几乎不随 Corner角变化， 会随偏置电流变化，将带隙基准BJT的静态电流设在10uA以内， 那么近似认为负温度系数为：VBE2agmv/Kegmv/Kv/k由公式:VBE2 (4 m)Vr Eg /q R3R2得到:1.778310 4R3R11.810 3R可以得到:R21.8 10-3R11.7783 1010.122 10至此，我们得到了产生输出 带隙基准的电阻比例：400mV、具有零温度系数电压的R2VBE23R3 10R110 ,E2 )R3 VtI n8400mVR>33电阻比例确定后，下一步是确定电阻的绝对数值，这涉及到 功耗，

23、噪声，面积的折衷，下面附上带隙基准电路图。Vref 當R1VBE2AvTirx . Tj _-止口I - n P PbllU6:：.血 +,.丹申1 R2fii .r 1 - - - MWM2J1M9、从上图中看出，带隙基准的偏置电流正比于流过晶体管M10的电流，而流过它们的电流等于：Im9宴少丄(绰VTln8)(二 VTln8) 120mVR,R,R, 10R减小Ri，可以减小带隙基准的面积，带来的坏处是功耗的增 加，然而高的功耗可以减小带隙基准的噪声。D.PSRR的设计de ta_VIELlin E r.-iI-Plldb复 P.>l"一hU1= PMR2EZ .：M2上图

24、是小信号电路图，在分析 PSRR时，假设电源电压变化M6栅极电压的变化量 Vi和输出电压变化量了 V ,可以计算出Vref，那么:P SRR VMi3、Mi4不决定各支路电流大小，故在计算由于晶体管Mi2PSRR时忽略这三个晶体管，同时另：R, | Rq 2 RaR2 11 ( R1 RQ1) RB当电源电压变化后，晶体管 M 5栅极电压将发生变化，这个变 化是由两条信号通路同时叠加引起，一条通路是：电源电压变化后，有小信号电流流入Vin和Vin节点，信号被运放放大后在M5VM5a，这个电压为：(V V)g (Rb Ra)(V V1)gm9栅极产生一个电压Vm 5agm2(ro2 |ro4)r

25、o92(1 Rb)(1 &)ro9ro9电源电压变化后，有小信号电流通过m7流入另一条通路是：M1和M2源级，流入大小为1/gm4的电阻后，在M5栅极产生一个电 压VM5b，这个电压为：del bj_VREFkV冲B1 *v1r»+ro5VM 5b(VV1)gm72y丄2 ro7 gm4在M5漏端，根据基尔霍夫电流定律，有:gm5 ( VM5aVM5b)05联立上面三个方程组，得到下面公式:（V VJggm6( VVi)V1)gm72V QmS207 g m4Vi(RbRa)m909"V空)(1电)0909-igm2(ro2 llr04)gm5上 gm6( VV1)

26、05得出:(RbRA)gm2(ro2 11 r04)gm5209（1 &）（1 电）0909gm52o7gm4gm6Vi05 (gm6(Rb Ra)m92gm2(o2 H04)g m5(090 91(RbRa)gm7gm52gm4m92_(1 理)(109gm2 (ro2 1104)g m5Ra)09gm7 gm5)2gm4因为:(Rb Ra)m92gm2 (ro2 | r04 )g m5(1 )(1 电)ro9ro9(RBRA)g m2 (o2|04)gRagm6g m7 gm52g m42ro9(1理)(109RbRam50909g m52o7g m4ro9所以上面公式简化为:1

27、1 g (Rb Ra)gm9gm9ro912gm2（02 |04）gm505址越接近1，PSRR越大。由简化后的公V式可以看到，除了增大运放开环增益gm2（02|。4）之外，还可以提从某种意义上说:高M5的本征增益gm5gm9 (Rb 2Ra) gm2 (o2 II04)gm5o5。5和Mg的本征增益gm9。9。当:和:gm9ro9 1时，"V表达式化简为:1(1 )(1gm9rogm9 ( “ 2 ")gm2( r? 2 II。4)gm5。5g m9091gm9 (RB 2RA)gm2(02 Il04)gm5o5如果:(Rb Ra)m9gm2(o2 II04)gm5o52

28、g m9ro9我们得到:也就是说即使(Rb Ra)gm9 2化，直观上可以这样理解：1丄Vgm9o9gm2(o2 II04)gm5o5 无穷大，V,还是会变 V1|pgm9ro9(Rb Ra)gm92接地，那么流过gm2(ro2 |04皿5。5无穷大的时候，Mg漏端可以认为M 9的电流一定会流入。9 :卫009gm9( V所以:V1V现在分析输出端，如下图所示:1gm909AVAV1|Qm9ro9 V1*gmllyrollAVREFRL假设输出晶体管M 11的跨导为Rlro11，那么我们可以得到公式：V(Vro11可以得到PSRR表达式：Vref1Rl (011gm11Vi )g m11gm1

29、1)gm9ro9，输出阻抗为roii，假设Rl1gmuRL (L)P SRRV这个表达式告诉我们一个重要结论：g (Rb RA) g (r II r )g r9口110119口909当:gm9gm2(o2 |04 丿 gm5o52足够大的时候，PSRR主要由M9 (还有M10)和M11的匹配程 度决定，这也就是为什么要加一层 cascode管(下图黑色圈内部 分)的原因。,0I.1- I -:沐 习 _I_6:RZA":Mil -< R'2A1 :M2' 'bllU L, ： -3 :昭匚金训11+J1 R2B21 Mil J旳心加入cascode管以后

30、，晶体管 m?、Mi。、漏端电压近似相等，那么它们的小信号输出阻抗的差距就不是很大，跨导也近似相等，所以PSRR会升高。综合以上分析，可以看到，提高PSRR的手段主要由三个，g(RbRa)gm9一是带隙基准要具有足够大gm9（R_Rgm2（ro2Hr04）gm5ro5，这主要是 通过提高运放增益和M5的本征增益来实现，二是提高M9和Mi0的 本征增益，三是提高晶体管 M9、Mi0、M 11的匹配，可以通过加入 cascode管使其漏源电压相等和增加 m?、m、m的面积减小随 机失配两种途径来实现。E. 噪声的考虑kP尿 wJ.ri：耳P - -1_ E : - fHi :fiT-4k.：.胛k

31、E Ml"I !MIIJ'-匕洋1。 P* I * 'miu '< F2A讪| Pi.2B.1 y：-.训 n±_ . r2P'M2JI带隙基准的噪声主要是指中低频（1Hz 100kHz）的噪声，咼于这个频段的噪声会被电容滤掉，实际上如果带隙基准外接uF量级的片外电容，那么只需考虑1kHz 一下的低频噪声。上图中，12、由于晶体管M5、M6、M7产生的噪声电流在M5漏端产生的噪声电 压要比晶体管 M1M4的噪声电压在 M5漏端产生的噪声电压小 gm5（ro2|r04）倍，所以晶体管M5、皿6、M7的噪声可以忽略不计；此 外，晶体管M12

32、、M13、M14产生的噪声电压在中低频范围内被强 源级负反馈抑制掉，所以也可以忽略不计下面计算带隙基准的噪 声。MOS管的噪声可以用一个与其并联的电流源来表示，如下图：In单位Hz的平均功率电流为:i? 4kTgm丄gmCoXWL f第一项为热噪声，第二项为1/ f噪声，其中和K是与工艺有关的常数。运放产生的等效输入噪声电压(实际为电压的平方， 表示在1欧姆电阻上产生的噪声功率)为：r1 K 11 K 11 K 11 K 1 g24Vn Ota(4kT 石CXWUf)(4kT 石CXWLTf)(4kT 订CXWLIf)(4kT 云CXWR)云2现在求这个噪声电压到输出端的增益，如下图所示：VI

33、hl,； m -tEMl'1 ILh'Vn*G»-VY1iAVDDNilVREPRB -AiGHDfR3假设gm9等于gm10，另:R2 11 RQ2RaR2|(RiRqi)Rb由基尔霍夫电流定律:g m9V 1 RB VnVg m9Vi RaA得到:ViVnVngm9(RB RA)舟 gm9(RB Ra)A又因为:VREFgm11 R3V1所以运放噪声在输出端产生的电压为：2 2 g m11 R3VRef_otA V；0TAgm9(RB-RA)2M 9的在输出端产生的噪声电压可以用下图计算出:假设gm9等于gmio，由基尔霍夫电流定律:m10g m9V1 RB( g

34、 m9V1In)RA *得到:Vigm9 ( RBRaIhRag m9 ( RRA )又因为:VREFg m11 R3V1所以M9的噪声电流在输出端产生的噪声电压为：/2K 1 2 RAgmi1R3Vref_M9(4kTgm9 COXWHf曲gm9(RB-RA)2 同理可得Mi0的噪声电流在输出端产生的噪声电压为：2Vref_M 10(4kT gmioCoxWoLio fK 1 2、 RBgmiiR； gm10) 2 2 gmi0 (Rb - Ra )M11的噪声电流在输出端产生的噪声电压为:2K 1VREF_Mii (4kT gm112 、_2 gm11) R3 CoxW|lLll f两个电

35、阻R2在输出产生的噪声电压为：/2/rr 1 (RA R B)gm11R3Vref_r2 4kT gm9(RB-RA)2电阻R3在输出产生的噪声电压为：VREF_R3 4kTR3现在计算电阻R,在输出产生的噪声电压，如下图所示:VId MidIPmiAVDD'vwVREFR2B1InR15II7kr . R2B2设三极管Q1和Q2的小信号电阻分别为Rqi和Rq2 ,因为流过三极 管的电流相等，所以这两个电阻相等，由基尔霍夫定律：江IRqiVy Vxgm9V1Vygm9ViVmR2如R2VyRVxRqiVm2Rq得到:Vi丄gm9氏1R2R2得出电阻R1在输出产生的噪声电压为：1 (RQ

36、1 R2 ) gm11 R3vRef R1 4kT c_1R1可以得到总的输出噪声电压为：丄 一K一-) (4kT 丄 gm1 C0XW1L1 fgm22 2 2K 1 ) gm4gm11R3)2J 22C0XW4L4 f gm2 gm9(RB-RA)K1 2 RBgm11R3g m10) 22gm10(RB -R a)1 (R Q14kTR3 4kTvRef (4kT(4kT g m4(4kT gm10C0XW10L10 f2 2 2 24kT 1 (Ra RB)gm11R3 R2 g m9 (Rb - Ra )般来说，有：Rigm9 RsK 1)CoxW±2 f(4kT gm9(

37、4kT gm11(4kTgm31Cox%L9 f2 2 _R 2) gmuRs2 2gm9R2那么，可以得到:假设:将噪声简化，得到:2Vref 8kT2K(4kT gm9214kTR；其中:K 1)C0XW3L3 f2 222R Agm11R3g m9)22gm9(RB-RA)gm11)R3C0XW1L11 f2M1M3M9g m1g m3g m9M2m4M10M11gm2g m4gm10gm11Rq1R21 (8kTgm1 C0xW1L1 f(rA rB)r； )(Rb-Ra)2gm42 K 1 ) g m4C0XW4L4 f2-_2 J,2gm1( RB - R A )K 12g m9C

38、OXW9L9 f2 2(Ra Rb)R2 (Rb-Ra)2现在计算Rq1和Rq2 :RQ1RQ2g mQ1R3R2 | Rq2R2|(R111 CQ1VtRaRq1)11 EQ1(1-)VtR3Rb(1-)Vt1R1(1-)Vt l nN/ R1In N1其中.丿、 PNP331.8之前设计的电阻比例为:R2 3R310R,所以有:R2Rq1所以:RaRbRQ2RqiRQ2Ri所以:RbRa1RiRA Rb1Ri2(R(1将噪声表达式简化，得到：1 2K 1gm1 CoxW1 L1-vRef 8kT(4kT gm91gm41丄r2(E2) ln Nf (8kT4kT氏1R2K 12CoxW9

39、L9 f gm9.1.11 1 R2()2 (i )2In NIn Nr22 22K 1)gm4 R3 C0XW4L4 f)"1丄(i )2r2 In N 八r2之利用前得到的产生400mV输出电压的电阻表达式:R2 3R3 10R,将N=8带入，继续简化，得到：12 k 1vRef 8kT -(8kTgm1 CoxW1 L1 fK 122gm9)50 RiC0XW9L9 f(4kT gm9gm44kTR222K 1)gm4/ 2 COM4L4 f gm118Ri1009假设流过M9、Mio、Mii的电流较大，将它们工作在强反型区， 为了降低功耗，减小了流过MiM4的电流，将它们工作

40、在亚阈区， 利用跨导公式：gm亚阈区）gm严。xWId（强反型区）得到:1 2K 1100Idm4 CoXW4L47 -9- "vT2K11 DM 1._ fell W9 IK 1 Cl I c W9V；ef 8kTCoxWiLi f8kT(4kT J2U pCox 1 DM 97 2U pCox 1VLgCoxW? L9 fL 9DM9)50R12 4kT 18R1之前推导得到，在输出带隙基准电压为零温度系数的条件下， R与IdM9的关系为：|VBE21 M9Vt In NR2带入噪声表达式，得：2 1Vref 8kT -1 DM 1Ri.1(VBE2R 10Vt In 8)120

41、 mVR12K 1COXW1L1 f8kT1 2K 1 _ 100Idm4 CoXW4L4 f9IW9 120mv(4kT J2UpC oxITW 继续化简，得到表达式： v2 8kT 土 2K 1V REF 8kTI dm 1 CoxW1 L1 f(4kT JupCox 严240mvRVt120mVp50Ri24kT 18Ri8kT2KI dm 4K 1U p240mV R）L9 f由上面的噪声表达式可以看出，一但电阻C0XW4L41009504kT 18RR2、R3比例确定后，运放在输出端产生的噪声电压就与 R1的大小无关了。要减 小运放的等效输入热噪声电压，只有一种选择，就是是增加运放的

42、偏置电流。要减小运放的等效输入1/f噪声电压，可以增加W或 也可以增加W4或L4。由晶体管M9、M10、M11产生的热噪声电压与 R1有关，可以看 到，减小尺不但减小了电阻本身产生的热噪声电压，而且减小了晶体管M9、M10、M11产生的热噪声电压，付出的代价是流过晶体 管M9、M10、M11的电流增加，功耗变大。由上面公式还可以看出， 晶体管M9、M10、M11产生的1/ f噪声电压也与R有关，要减小1/ f噪声电压，可以增加L9，或者减小R1。通过上面的讨论可知：要减小带隙基准的噪声，一是要减小 运放的等效输入噪声电压，可以通过增加电流和晶体管的尺寸来 实现。二是要减小电阻和 M9、Mi0、

43、Mii的噪声，不仅可以通过增 加尺寸来实现，还可以通过在保持 R、R2、R3比例不变的情况下 减小R来实现，代价是电流增加，导致功耗增加。所以，带隙基 准的噪声与功耗和面积是一对矛盾的东西，只能在三者之间折 衷。F. 电路参数设计-.AVD'D.JTLHIhi- h n -.<tl MSI-d - H M n :M 弟：T?*Jp-1C1上图为带隙基准电路结构，在前面叙述中，我们得到了产生 输出400mV零温度系数电压的电阻比例：R2 3R3 10R.I由流过M9电流的公式：vbe2 VJnN1 ,vbe2 VTin8)可以选择电阻值：-(4 VTln8)嗨R2RR 10R-iR

44、i进而确定其他电阻，将Im9设为4.5uA，得到R的120mV27k4.5uA进而得到：R210 R12 R2A1R32 R2A2 2R2B1 2R2 b2 135k10 R 90 k3kfT加大M9、Mi0、Mii的尺寸既可以提高它们的匹配从而提高低 频PSRR,又可以降低噪声，所以其沟道长度应该取得较大，这 里取2um，沟道宽度选择8um，fin ger数等于4，如果fin ger数取 太大，会导致运放反馈环路稳定性下降。因为M 6、M7与M9、Mi0、Mii是电流镜关系，所以其宽长比与M9、Mi0、Mii相同，不过fin ger 数可以不相同，由于运放反馈环路中非主级点在M6栅极，所以流

45、过M6的电流可以大一点将非主级点外推，fin ger数取4。对于M7，原则上加大fin ger数可以增加流过它的电流，减小MiM4的12、IVI 13、热噪声，但是由于1/ f噪声在低频时占更大的比重，它与电流无 关，故加太多电流不会减小太多的热噪声，而且浪费功耗，所以 将M7的fin ger数取2即可，电流为流过Me的一半。对于m、m Mi4，大的沟道长度使它们的源极电压趋于相等，有利于改善M9、Mi0、Mii小信号输出阻抗的匹配， 提高低频PSRR，在这里，Mi2、 Mi3、Mi4的尺寸和M9、Mi0、Mii设为相同。对于Mi到M4，必须 增加尺寸，以减小噪声。Mj-M?的尺寸设为8um/

46、2um，finger数等 于8， M3M4的尺寸设为8um/2um，finger数等于2，为了减小失 调，M5的尺寸设为8um/2um，finger数等于&为了提高负反馈环 路的稳定性，使用NMOS电容，大小为20um/i0um，fin ger数等于4。三极管选发射结面积为5 5的PNP管，较大的发射结面积可以 减小正向导通压降，从而降低了电源电压。在推导带隙基准温度系数表达式中，默认电阻的温度系数为 零，实际上电阻也是有温度系数的，那么，在选择电阻材料时要 尽可能选择温度系数低的材料。smic.13工艺有以下几种电阻，它们的温度系数和方块电阻列表如下：电阻种类器件名TC1R-shee

47、tSilicide n+ diffusi onrndif0.003236.55ohmSilicide p+ diffusi onrpdif0.003097.15ohmSilicide n+ polyrnpo0.00316.89ohm !JSilicide p+ poly rppo0.002997.53ohmNwell un der stirnwsti0.002731120ohmNwell un der aarnwaa0.00334453ohmNon-silicide n+ diffusi onrn difsab0.0013870ohmNon-silicide p+ diffusio nrpdifsab0 00137147ohmNon-silicide n+