BJT逻辑门电路

1、BJTBJT 逻辑门电路逻辑门电路为了正确而有效地使用集成逻辑门电路， 还必须对组件内部电路特别是对它的外部特性 有所了解。本章将揭开黑匣的奥秘，讲述几种通 用的集成逻辑门电路，如 BJT-BJTBJT-BJT 逻辑门电路（TTLTTL）、射极耦合逻辑门电路（ECLECL 和金属- - 氧化物- -半导体互补对称逻辑门电路（CMOSCMOS。在学习上述各种电路的逻辑功能和特性前 首先必须熟悉开关器件的开关特性， 这是门电路 的工作基础。但在分析门电路时，将着重它们的 逻辑功能和外特性，对其内部电路，只作一般介 绍。第一节二极管的开关特性一般而言，开关器件具有两种工作状态： 一种状态被称为接通

2、，此时器件的阻抗很小，相当于短路；第二种状 态是断开，此时器件的阻抗很大，相当于开路。，晶体管基本上工作于开关状 导通和截止之间的转换问题。 晶体管的开在数字系统中态。对开关特性的研究，就是具体分析晶体管在关速度 可以很快，可达每秒百万次数量级，即开关转换 在微秒甚至纳秒级的时间内完成。二极管的开关特性表现在正向导通与反向 截止这样两种不同状态之间的转换过程。 二极管 从反向截止到正向导通与从正向导通到反向截 止相比所需的时间很短，一般可以忽略不计，因 此下面着重讨论二极管从正向导通到反向截止 的转换过程。、二极管从正向导通到截止有一个反向恢复过程.*-在上图所示的硅二极管电路中加入一个如 下

3、图所示的输入电压。在 0 0t时间内，输入为 +V+VF，二极管导通，电路中有电流流通。h导通_1, ,A A/ /设VD为二极管正向压降（硅管为 0.7V0.7V 左 右），当乂远大于V时，乂可略去不计，则在 t ti时，V Vi突然从+V+VF变为-VRO在理想情况 下，二极管将立刻转为截止，电路中应只有很 小的反向电流。但实际情况是，二极管并不立刻 截止，而是先由正向的 I IF变到一个很大的反向电 流 I IR=V=V/R,R,这个电流维持一段时间 t ts后才开始 逐渐下降，再经过 t tt后，下降到一个很小的数 值 0.1I0.1IR,这时二极管才进人反向截止状态，如 下图所示。卩

4、 1414 截止 丄 rfrff和I I通常把二极管从正向导通转为反向截止所 经过的转换过程称为反向恢复过程。其中 t ts称为 存储时间，t tt称为渡越时间，t tre=t=ts+t+tt称为反向0 04 4恢复时间。由于反向恢复时间的存在，使二极管的开关 速度受到限制。二、产生反向恢复过程的原因一一电荷存储效应产生上述现象的原因是由于二极管外加正 向电压VF时，载流子不断扩散而存储的结果。当 外加正向电压时P区空穴向N区扩散，N区电子 向P区扩散，这样，不仅使势垒区（耗尽区）变 窄，而且使载流子有相当数量的存储， 在P区内 存储了电子，而在N区内存储了空穴 ，它们都是非PEPE势垒区 4

5、 44 4 * * ftl 空穴由P区扩散到N区后， 并不是立即与N区中的电子复合而消失，而是在一定的路程（扩散长度）内，一方面继续扩散， 子复合消失， 这样就会在LP范围内存储一定数量的空穴，并建立起一定空穴浓度分布，靠近结边 缘的浓度最大，离结越远，浓度越小Mz匕亚衡少数载流于，如下图所示N N区feefee Q Q口PoPo D D C.C. O O C C O O民口O OFoFo口 0 注O OE E口0 0 *O*O* *0 0FoFo = = =f f口 0LA口O口D DZOOZOOLP方面与电。正向电流越大，存储的空穴数目越多，浓度分布的梯度也越大。电子扩散到P区的情况也类

6、似，下图为二极管中存储电荷的分布。我们把正向导通时，非平的现象叫做电荷存储效应。当输入电压突然由+V+VF变为-VR时P区存储的 电子和N区存储的空穴不会马上消失，但它们将 通过下列两个途径逐渐减少：1在反向电场作用下，P区电子被拉回N区，N区空穴被拉回P区，形成反向漂移电流IR,如下图所示；2与多数载流子复合。在这些存储电荷消失之前，PN结仍处于正 向偏置，即势垒区仍然很窄，PN结的电阻仍很 小，与 R-R-相比可以衡少数载流子积累细fe向漂移电潦势皐 EHS忽略，所以此时反向电流 I IR= = (V+V)/RL。W表示PN结两端的正向压降， 一般VRV),即卩 I IR= V V/RL。

7、在这段期间， 本上保持不变，主要由VR和RL所决定。经过时间 t ts后P区和N区所存储的电荷已 显著减小，势垒区逐渐变宽，反向电流 I IR逐渐减 小到正常反向饱和电流的数值，经过时间 t tt，二极管转为截由上可知，二极管在开关转换过程中出现的 反向恢复过程，实质上由于电荷存储效应引起 的，反向恢复时间就是存储电荷消失所需要的时 间。三、二极管的开通时间二极管从截止转为正向导通所需的时间称 为开通时间。这个时间同反向恢复时间相比是很短的。这 是由于PN结在正向偏压作用下，势垒区迅速变 窄，有利于少数载流子的扩散，正向电阻很小， 因而它在导通过程中及导通以后，其正向压降都 很小，比输入电压W

8、小得多，故电路中的正向电流 I IF=V=V/R R，它由外电路的参数决定，而几乎 与二极管无关。因此，只要电路在 t=0t=0 时加入+V+VF的电压，回路的电流几乎是立即达到VF/R R。这就是 说，二极管的开通时间是很短的，它对开关速 度的影响很小，可以忽略不计第二节 BJT 的开关特性NPN型BJBJT T的结构如下图所示。发 M M 极 1 1e e 1 1发射结集电结基极从图中可见NPN型 BJTBJT 由两个N型区和 一个P型区构成了两个PN结，并从三个区分别 引出了集电极、基极和发射极。在电路图中的符 号如下图所示。发基集射电区区区集电极b bc cb bPNP型 BJTBJT

9、 的结构如下图中的F边为电路图中的符号。发基集射电区区区发射极J J-FT!-1 1集电權”卩月r 灰射S SIh集电结基极TransiTransistorstor ,意为“双极结晶体管 常所说的三极管。、BJT的开关作用BJTBJT 的开关作用对应于有触点开关的“断 开”和“闭合”。半部所示,这里的 BJTBJT 英文原文是：BipolarBipolar JunctionJunction”。也就是通b b * *b b 4 4尸4+4+、J JH 1给A AfCESt t上图所示电路用来说明BJTBJT 为NPN型硅管。当输入电压VI=-VB时，BJTBJT 的发射结和集电 结均为反向偏置(

10、VJEV0 0,VJCV0 0),只有很小的 反向漏电流 I IEBO和 I ICBC分别流过两个结，故 i iB 0 0, i ic 0 0 , V V；E V Vcc,对应于上图中的 A A 点。这时 集电极回路中的 C C、e e 极之间近似于开路，相当 于开关断开一样。BJTBJT 的这种工作状态称为截止BJTBJT 开关作用，图中iff =-当VI=+VB2时，调节 R R,使 I IB=V=VCc/ /忠 则 BJTBJT 工作在上图中的 C C 点，集电极电流 i ic已接近于最大值 V VCc/ / R RC,由于 i ic受到 F FC的限制，它已不可能像放大区那样随着 i

11、iB的增加而成比例地增加了，此时集电极电流达到饱和，对应的基极电流称为基极临界饱和电 流 I IBS( 7 7 朋 C C)，而集电极电流称为集电极饱和电流l lcs( WcWc / /F FC)。此后，如果再增加基极电流，则饱和程度 加深，但集电极电流基本上保持在 l les不再增加， 集电极电压 V V：E=V=V；blblCSR=V；EJ=2.0-0.3V。这个电 压称为 BJTBJT 的饱和压降，它也基本上不随 i iB增加 而改变。由于MES很小，集电极回路中的 极之间近似于短路，相当于开关闭合一样。BJTBJT 的这种工作状态称为饱和。由于 BJTBJT 饱和后管压降均为 O.3V

12、O.3V，而发射 结偏压为0.7V0.7V，因此饱和后集电结为正向偏置，即 BJTBJT 饱和时集电结和发射结均处于正向偏置，这是判断 BJTBJT 工作在饱和状态的重要依据。下图 示出了 NPNNPN 型 BJTBJT 饱和时各电极电压的典型 数据。+ *-0.7V由此可见 BJTBJT 相当于一个由基极电流所控 制的无触点开关。BJTBJT 截止时相当于开关“断开”，而饱和时 相当于开关“闭合NPN型 BJTBJT 截止、放大、饱和三种工作状 态的特点列于下表中截止放犬饱和劉牛0 00 4仝i也偏SWSW况发射结和集电 結均为反偏垃射结正偏， 集电结反偏发身和髡謎 均为正偏集电L=人,=生

13、r rd氏 不随別二壇加管压降0.2-0.3V亡、e e何 等敖內阻约数百千欧 相当于关断约为数百眈 相当于开关闭合二、BJT的开关时间一 4V0.3Ve-BJTBJT 的开关过程和二极管一样，也是内部电 荷“建立”和“消散”的过程。因此 BJTBJT 饱和与 截止两种状态的相互转换也是需要一定的时间 才能完成的。如上图所示电路的输入端加入一个幅度在-VBI和+V+VB2之间变化的理想方波，则输出电流 I Ic的波形如下图。 I一工叨f 上申 *可见 I Ic的波形已不是和输入波形一样的理 想方波，上升和下降沿都变得缓慢了。十忌24 45 a珏aiJcso为了对 BJTBJT 开关的瞬态过程进

14、行定量描述, , 通常引人以下几个参数来表征：这四个噬姗为三极管的幵关时间參数, 都是M M集电极电流見的变化为斟隹的“oufouf 7 7称为幵通时间，它反映了三极 管从到诧和所需的时可* /F7=/S+A称为关闭时邱它反映了三 极管从饱#r r J J截止所需的时间*开通m m可和关闭时W W总称为三极管的开 关时间.它随管子荽型不同而有彳艮大差 别TfiTfi在JL+JL+至化百纳秒的范H H*开通时间就是謹立基区尅荷的时间；A A闭时间就是存储电荷消散的时间t tr称为开通时间，它反映了BJTBJT 从截止到饱和所需的时间；t tf称为关闭时间，它反映了 BJTBJT从饱和到截止所需的

15、时间。开通时间和关闭时间总称为 BJTBJT 的开关时 可，它随管子类型不同而有很大差别，一般在几 卜至几百纳秒的范围，可以从器件手册中查到BJTBJT 的开关时间限制了 BJTBJT 开关运用的速 度。开关时间越短，开关速度越高。因此，要设 法减小开关时间。延迟时间fdfd-上升时间4 4*存储吋间占窑*下降时间ffff以上 4 4 个参数称为 BJTBJT 的开关时间参数。 通常把 t ton= t td把 t tOff= = t ts开通时间 t ton是建立基区电荷的时间，关闭 时间 t toff是存储电荷消散的时间O第三节基本逻辑门电路基本逻辑运算有与、或、非运算，对应的基 本逻辑门

16、有与、或、非门。本节介绍简单的二极 管门电路和 BJBJT T反相器（非门），作为逻辑门电 路的基础。用电子电路来实现逻辑运算时，它的输入、 输出量均为电压（以V为单位）或电平（用1或0表示）。通常将门电路的输入量作为条件，输出量作 为结果。、二极管与门及或门电路1.1. 与门电路当门电路的输入与输出量之间能满足与逻 辑关系时，则称这样的门电路为与门电路。下图表示由半导体二极管组成的与门电路, 右边为它的代表符号*1*1%图中AB B、C C 为输入端，L L 为输出端。输入 信号为+5+5V V或 0V0V。下面分析当电路的输入信号不同时的情况：(1) 若输入端中有任意一个为 0 0 时，例

17、如V VA=OV=OV 而 V VA=V=VB=+5V=+5V 时，D D 导通，从而导致 L L 点的电压 V VL被钳制在 0V0V。 此时不管 D D2、D D3的状态如何都会有 乂 0V0V (事实 上 D D2、D D3受反向电压作用而截止)。由此可见，与门几个输入端中，只有加低电 压输入的二极管才导通，并把 L L 钳制在低电压 (接近 0V0V)，而加高电压输入的二极管都截止。(2) 输入端AB B、C C 都处于高电压+5V+5V， 这时，D D、D D2、D D3都截止，所以输出端 L L 点电压 V=+VxV=+Vx，即卩VL=+5乂如果考虑输入端的各种取值情况，可以得到

18、下表输入(V)(V)输出(V)(V)L=A-BCV VAWV VC0 00 00 00 00 0+5+50 0+5+50 00 0+5+5+5+5+5+50 00 0+5+50 0+5+5+5+5+5+50 0+5+5+5+5+5+5V VL0 00 00 00 00 00 00 0+5+5将表中的+5V+5V 用 1 1 代替，则可得到真值表:由表中可见该门电路满足与逻辑关系，所以 这是一种与门。输入变量AB B、C C 与输出变量 L L 只间的关系满足逻辑表达式 心円。2.2. 或门电路对上图所示电路可做如下分析：（1 1）输入端AB B、C C 都为 0V0V 时，D D、D D、C

19、C3两端的电压值均为 0V0V，因此都处于截止状态，从而 V VL=0V;=0V;（2 2）若AB B、C C 中有任意一个为+5V,+5V,则 D D、C C2、D D3中有一个必定导通。我们注意到电路L L 点与接地点之间有一个电阻，正是该电阻的分压作用，使得W处于接近+5V+5V 的高电压（扣除 掉二极管的导通电压），C C2、C C3受反向电压作用而截止，这时VL沁+5V+5V。 用真值表将所有情况罗列如下：匚=1A AB BC CL L、非门电路一一BJT反相器0 00 00 00 00 00 01 11 10 01 10 01 10 01 11 11 11 10 00 01 11

20、10 01 11 11 11 10 01 11 11 11 11 1由表中可见AB B、C C 与 L L 之间满足或逻辑关系，即有:/ 览*-上图表示一基本反相器电路及其逻辑符号。 下图则是其传输特性,图中标出了 BJTBJT 的三个工作区域。对于饱和型 反相器来说， 输入信号必须满足下列条件： 逻 辑 0 0: VVVVV2BJTBJT 将饱和导通，输出 电压约为 0.20.20.3V0.3V，即为逻辑0。可见反相器的输出与输入量之间的逻辑关 系是非逻辑关系。由传输特性可见：当输入为逻辑0时, 将接近于 V VCc,即逻辑1当输入为逻辑1时,BJTBJT 将截止，输出电压虽然利用以上基本的

21、与、或、非门，可以实 现与、或、非 出电阻比较大， 带负载的能力差，开关性能也不 理想，因此基本的与、或、非门不具有实用性。解决的办法之一是采用二极管与三极管门的组，也就是所谓的复合门电路。与非门和或非门在负载能力 、 和可靠性方面都大为提高，是逻辑电路中最常用 的基本单元。下图给出了复合门电路的一个例子 及其逻辑符号和逻辑表达式。-hWr r L L下面将要介绍的是一些切实可用的逻辑门 电路。第四节 TTL 逻辑门电路以双极型半导体管为基本元件，集成在一块 硅片上，并具有一定的逻辑功能的电路称为双极 型逻辑集成电路，简称 TTLTTL 逻辑门电路。种逻辑运算。但是由于它们的输合，组成与非门、

22、或非作速度L=ASCL=ASC下面首先讨论基本的 BJTBJT 反相器的开关速 度不高的原因，再讨论改进的 TTLTTL 反相器和 TTLTTL 逻辑门电路。、基本的BJT反相器的动态性能BJTBJT 开关速度受到限制的原因主要是由于BJTBJT 基区内存储电荷的影响，电荷的存入和消散 需要一定的时间。考虑到负载电容 C CL的影响后基本反相器将 成为如下图所示的电路CL包含了门电路之间的接线电容以及门电路的输入电容。当反相器输出电压 V Vo由低向高过渡时，电路由 VxVx 通过 R R 对CL充电。当 V V。由高向低过渡时，CL又将通过 BJTBJT 放电。这样，。图中CL的充、放电过程

23、均需经历一定的时间，这必然会增加输出电压 V V。波形的上升时间和 下降时间。特别是 C CL充电回路的时间常数 R RCC CL较大时，V Vo基于器件内部和负载电容的影响本 BJTBJT 反相器的开关速度不高。寻求更为实用的 TTLTTL 电路结构，是下面所要 讨论的问题。、TTL反相器的基本电路由前面的分析已知，带电阻负载的 BJTBJT 反相 器，其动态性能不理想。在保持逻辑功能不变 的前提下，可以另外增加若干元器以改善其动态 性能，如减少由于 BJTBJT 基区电荷存储效应和负 载电容所引起的时延。这需改变反相器输入电路 和输出电路的结构， 以形成 TTLTTL 反相器的基本 电路。

24、升较慢，即增加了上升时间。，导致基F F 图就是一个 TTLTTL 反相器的基本电路。 * *输出無丄丄 I I输入级该电路由三部分组成：由三极管 T Ti组成电路的输入级；由 T T3、T T4和二极管 D D 组成输出级；由 T2T2 组成的中间级作为输出级的驱动电 路，将 T T2的单端输入信号 V Vl2转换为互补的双端 输出信号 V VI3和 V VI4，以驱动 T T3和 T T4O1.TTL1.TTL 反相器的工作原理这里主要分析TTTTL L反相器的逻辑关系, ,并估 算电路中有关各点的电压，以得到简单的定量概 念。(1) 当输入为高电平此时VBI=2.1V2.1VT Ti的发

25、射结处于反向偏置，而集电结处于 正向偏置。所以 T Ti处于发射结和集电结倒置使用 的放大状态。由于T T2和 T T3饱和，输出 V VC3司时可估算出仏的值：V V：2= V VCE2，女口 V VI= 3.6V3.6V 时，电 源WcWc 通过民1和 T Ti的集电结向 T T2、T T3提供基极电 流，使 T T2、T T3饱和，输出为低电,女口 v vo= 0.2V0.2V。VBE3=(0.70.7 + 0.70.7 + 0.70.7 ) V VVBC1+VBE20.2V0.2V,VB3=(0.20.2 +0.70.7 ) V V= 0.9V0.9V此时，VB4=仏=0.9V0.9V

26、。作用于T4的发射结和二极管 D D 的串联支路的电压为 V VC2-VV=(0.90.9 0.20.2 )V V= 0.7V0.7V，显然，T T4和 D D 均截止，实现了反 相器的逻辑关系：输入为高电平时，输出为低电_ 。(2) 当输入为低电平且电压为 0.2V0.2V 时，T T 的发射结导通，其基极电压等于输入低电压加上 发射结正向压降，即：仏=(0.20.2此时V作用于 T Ti的集电结和 T T2、T T3的发射 结上，所以 T T2、T T3都截止，输出为高电由于T2截止，VX通过 FbFb 向 T T4提供基极电流， 致使T T4和 D D 导通，其电流流入负载。输出电压为

27、v vo= V VCcVBE4 V)V)=( 5 5 0.70.7 0.70.7 )V V= 3.6V3.6V同样也实现了反相器的逻辑关系：输入为低 电平时，输出为高电 2.2.米用输入级以提咼工作速度当 TTLTTL 反相器输入电压由高(3.6V)3.6V)变低(0.2V0.2V )的瞬间，V但由于T T2、T T3原来是饱和的，它们的基区存储 电荷还来不及消散，在此瞬间，T T2、T3T3 的发射结仍处于正向偏置，T Ti的集电极电压为 V Vci+VBE30.70.7 ) V V= 0.9V0.9V(0.2(0.2 + 0.70.7 ) V V= 0.9V0.9V。VBE2(0.7(0.

28、7 + 0.70.7 ) V V= 1.4V1.4V。此时T Ti的集电结为反向偏置 集电结电压 仏V VCi= (1(1 1.4)V1.4)V = -0.4V-0.4V :，因输入为低电(0.2V0.2V)时，T Ti的发射结为正向偏置，于是 T Ti工 作在放大区。这时产生基极电流 i iBi，其射极电 流仏流入低电平的输入端。 集电极电流 Z 驱的 方向是从 T T2的基极流向 T Ti的 集电极，它很快地从 T T2的基区抽走多余的存储电 荷，使 T T2迅速地脱离饱和而进人截止状态。T T2的迅速截止导致 T T4立刻导通，相当于 T T3的负载 是个很小的电阻，使 T T3的集电极

29、电流加大，多余 的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。3.3.采用推拉式输出级以提高开关速度和带负载 能力由 T T3、T T4和二极管 D D 组成推拉式输出级。其 中 T T4组成电压跟随器，而 T T3为共射极电路，作 为 T T4的射极负载。这种输出级的优点是，既能提 高开关速度，又能提高带负载能力。根据所接负 载的不同，输出级的工作情况可归纳如下：(1 1)输出为低电平时，T T3处于深度饱和状三、TTL反相器的传输特性（2 2）输出为高电平时，T T3截 电压跟随器的输出电阻很小，所以输出高电平稳 定，带负载能力也较强。（3 3）输出端接有负载电容 C CL时，

30、当输出由 低电平跳变到高电平的瞬间，T T2和 T T3由饱和转为 截止，由于T T3的基极电流是经 T T2放大的电流， 所以 T T2比 T T3更早脱离饱和，于是 T T2的集电极电 压 V VC2比 T T3的集电极电压 V VC3上升更快。同时由于 电容 C-C-两端的电压不能突变，使 C C2和C C3之间的 电位差增加，因而使 T T4在此瞬间基极电流很大，T T4集电极与发射极之间呈现低电阻 ，故电源VC经 甩和T T4的饱和电阻对电容 C CL迅速充电，其时 间常数很小，使输出波形上升沿陡直。而当输出 电压由高变低后，输出管T T3深度饱和，也呈现很 低的电阻，已充电的 C

31、CL通过它很快放电，迅速达 到低电平，因而使输出电压波形的上升沿和下降 沿都很好。态，反相器的输出电阻就是 T T3的饱和电阻，这 时可驱动较大的电流负载。而且由于 T T4截止 ，所以负载电流就是T T3的集电极电流，也就是说 T T3的集电极电流可以全部用来驱动负载。，T T4组成的现在来分析 TTTTL L 反相器的传输特性。 用折线近似的 TTLTTL 反相器的传输特性曲线。 可见，传输特性由 所组成。ABAB 段：此时输入电压 V VI很低，T Ti的发射结 为正向偏置。在稳态情况下，T Ti饱和致使 T T2和 T T3截止，同时 T T4导通。输出 V Vo= 3.6V3.6V

32、为高电当V VI增加直至B B点,T Ti的发射 结仍维持正 向偏置并处于饱和状态 。但VB2=V Vci增大导致 T T2的发射结正向偏置 T Ti仍维持在饱和状态时，VB2的值可表示为 V VB2=VI+MES为求得 B B 点所对应的 V VI, ,可以考虑VB2刚好使T2的发射结正向偏置并开始导电。此时VB2应等 于 T T2、发射结的正向电压皆0.6V0.6V。但 i iE20在 忽略 V VRe2。的情况下，于是由上式得：F F 图为由图4 4 条线段 ABAB BCBC CDCD 和 DEDEV VoH（）=- = 0.61/ 0.2V 0.A-VBCBC 段：当VI的值大于 B

33、 B 点的值时，由 T Ti的 集电极供给 T T2的基极电流，但 T Ti仍保持为饱和状态，这就需要使 T Ti的发 射结和集电结均为正向偏置。在 BCBC 段内，T T2对 V VI的增量作线性放大，其 电压增益可表示为如，通过 T T4的电压跟随作用而引 至输出端形成输出电压的增量-ggs，且在 一定范围内，有 阿厂型，所以传输特性 BCBC 段的 斜率为如細=。必须注意到在 BCBC 段内,电上所产生的电压降还不足以使 T T3的发射结正 向偏置，T T3仍维持截止状态。当 R.R.2上的电压 V VRe2达到一定的值，能使 T T3的发射结正偏，并有VBE3=VF=0.7V时，则有_

34、、才上.空 7 沁厂咕尺 J J1 耳1=1=或 尺比。式中 V VF= 0.7V0.7V，表示 T T3已导通。由于Z7Z7 ,C,C 点处的输出电压变为电压增量V VRe2(Q = 7,-忙说-2匕=5 V- (0.7mA)(1.61cO)- 2x (07V；) * 2.4SV四、TTL与非门电路根据线段 BCBC 的斜率为-1.6-1.6，对应于 C C 点的 V VI值可由下述关系求得：血血 0（匚）-&0尢 如 4 匸）-细（闵由此得S3呱V-1 62.4Sy-3.6I/八”r ”,=-+ 0.41/妇1.1卩-1.6CDCD 段：当VI的值继续增加并超越 C C 点，使 T

35、 T3饱和导通, ,输出电压迅速下降至 V V00.2V0.2V。D D 点处的 V Vi（D D）值，可以根据 T T2、T T3两发射结电压皆0.7V来估算。因此有巧(D)= P用十捡厂丹旳=(0.7 +0.7-0.2)7 =1.2VDEDE 段：当 v vi的值从 D D 点再继续增加时，T Ti将进人倒置放大状态，保持 v vo= 0.2V0.2V。至此，得 到了 TTLTTL 反相器的 ABCDABCD 折线型传输特性。基本 TTLTTL 反相器不难改变成为多输入端的 与非门。它的主要特点是在电路的输入端采用 了多发射极的 BJTBJT，如下图所示。器件中的每 一个发射极能各自独立地

36、形成正向偏置的发射 结，并可促使 BJTBJT 进人放大或饱和区。两个或 多个发射极可以并联地构成一大面积的组合发射极。P 型衬底入端为高电平时，T Ti将转入倒置放大状态，T T2和 T T3均饱和，输出 为低电下图是采用多发射极 BJBJT T 用作3输入端 TTLTTL 门的输入器件的一个实例。当任一输入端为与非低电平时，T Ti的发射结将正向偏置而导通，T T2将 截止。结果将导致输出为高电只有当全部输科科即16五、TTL与非门的技术参数1.1.传输特性各种类型的 TTLTTL 门电路，其传输特性大同小 异，正如前面已经讨论过的，这里不再讨论。输出高电压输出低电压3.3. 噪声容限噪声

37、容限表示门电路的抗干扰能力。 二值数字逻辑电路的优点在于它的输入信号允许一定的容差。2.2.输入和输出的高、低电压输入低电压PiL=fB) = 0,4V输入高电压歼H二K(D) = 1 2V高电平噪声容限：VNH=VOHVH= 2.42.4 V V 2V2V0.4V低电平噪声容限：VNL=VL V VOL= 0.8V0.8V 0.4V0.4V0.4V0.4V4.4. 扇入与扇出数扇出数-门电路所能带负载个数，与非门输 出端最多能接几个同类的与非门。扇出数 NoNo 取决于负载类型灌电流负载：负载电流从外电路流 入与非门拉电流负载：负载电流从与非门流 向外电路灌电流工作情况下图表示 TTLTTL

38、 与非门的灌电流负载的情况。 图中左边为驱动门，右边为负载门，当驱动门的 输出端为逻辑 0 0（低电压VOL）时，负载门由电源V通过Ri、T Ti的发射结和输入端有电流 I IIL灌人 驱动门 T T3的集电极，这就是灌电流负载的由来。 不难理解，当负载门的个数增加时，总的灌电流 l liL将增加，同时也将引起输出低电压VOL的升高。 前已述及 TTLTTL 门电路的标准输出低电压VOL=0.4V0.4V，这 就限制了负载门的个数在输出为低电平的情况下，所能驱动的同类门 的个数由下式决定：敗（驱动门）厶丄（负载门）拉电流工作情况当驱动门的输出为高电平时， 将有电流 I I 从驱动门拉出而流至负

39、载门。当负载门的个数增IHo多时，必将引起输出高电压的降低，但不得低于 标准高电压的低限值VH=2V。这样，输出为高电 平时的扇出数可表示如下：通常基本的 TTLTTL 门电路，其扇出数约为 1010 , 而性能更好的门电路的扇出数最高可达 30305050。，并不给出出 数，而须用计算或用实验的方法求得，并注意 在设计时留有余地，以保证数字电路或系统能正 常地运行通常，输出低电平电流 l loL大于输出高电平 电流 I I0H,ML不等于 N)N) ，因而在实际工程设计解：(1 1)从 TTLTTL 数据手册可查到 74107410 的参数如下：般 TTLTTL 器件的数据手册中H中，常取二

40、者中的最小值例：试计算基本的 TTLTTL 与非 的扇出数。门 74107410 带同类门时I IOL= 16mA16mA I IIL= -1.6mA-1.6mA1 10H= 16mA16mA I IiH= -1.6mA-1.6mA数据前的负号表示电流的流向，对于灌电流 计算时只取绝对值。( (2.4.142.4.14 )可计算低电平输出毋1.6niA可见这时N0L=N0HO如前所述，若N0L=N0HO则取较小的作为电路的扇出数。扇入数 N N 取决于 TTLTTL 门电路的输入端个数。5.5. 传输延迟时间取负号，(2 2)根据式时的扇出数(3 3)根据式时的扇出数(2415(2415 )可

41、计算高电平输出这是一个表征门电路开关速度的参数， 意味 着门电路在输入脉冲波形的作用下，其输出波形 目对于输入波形延迟了多长时间。假设在门电路的输入端加入一脉冲波形、 其相、幅度为 0 0Vce（单位为 V V）。相应的的输出波形如 下图所示。通常门电路输出由低电平转换高电平 或者由高电平转换到低电平所经历的时间分别 用 t tpLH和 t tpHL表示，有时也采用平均传输延迟时 间这一参数，即 t tPd= （t tPLH6.6.功耗功耗是门电路重要参数之功耗有静态和动态之分。所谓静态功耗指的是当电路没有状态转换 时的功耗，即与非门空载时电源总电流I Ice与电源电压 V Vcc的乘积。当输

42、出为低电平时的功耗称为空载导通功 耗PON；当输出为高电平时的功耗称为截止功耗POFF；PON总比POFF大。t tPHL) )/2 2。VttVttlAjr1 1I I紅一 g- !j ji i j,j, rairai ! !I I5S晋；! - j-0V 1r-鞭苛- %5绻屮餾一也一泗 L 怙 soirf!-厂亠至于动态功耗，只发生在状态转换的瞬间， 或者电路中有电容性负载时，例如 TTLTTL 门电路约 有 5PF5PF 的输入电容，由于电容的充、放电过程， 将增加电路的损耗。对于 TTLTTL 门电路来说，静态功耗是主要的。7.7.延时一功耗积理想的数字电路或系统，要求它既具有高速

43、度，同时功耗又低。在工程实践中，要实现这种 理想情况是较难的。高速数字电路往往需要付出 较大的功耗为代价。一种综合性的指标叫做延时 一功耗积，用符号 DPDP 表示，单位为焦耳，即DP=t tPdRo式中 t tpd= (t(tPLH耗，一个逻辑门器件的DPDP 的值愈小，表明它的 特性愈接于理想情况。8.8. TTLTTL 集成门电路的封装t tHL) ) / 2 2,PD为门电路的功网回冋冋A A曰国(b)(b)图(a)为 14 脚 TTL 集成门电路的封装图，图(b)为其内部结构图。六、TTL或非门、集电极开路门和三态门电路1.TTL1.TTL 或非门口. 号。F F 图为 TTLTTL

44、 或非门的逻辑电路及其代表符6 站(a)(a)0.30.31J1J13一由图可见，或非逻辑功能是对 TTLTTL 与非门 的结构改进而来，即用两个三极管 T T2A和 T T2B代 替 T T2。若两输入端为低电平止，i iB3,贝JT T2A和 T T2B均将截0 0,输出为高电若 A A、B B 两输入端中有一个为高电平T T2A或 T T2B将饱和,导致 i iB3 0 0, i iB3便使丁3饱和,这就实现了或非功能。即，则输出为低电L=A-B = A-B。2.2.集电极开路门在工程实践中将两个门的输出端并联以实 现与逻辑的功能称为线与。考察下图所示的情况。当将图中所示的两个 逻辑门的

45、输出连接在一起，并且当第一个门的输 出为高电（第一个门的 T T4导通）,第二个门的输出为低电平中红线所示将出现一个大电流通道，很可能导致 晶体管的损坏。为了避免线与时的产生大电流，可以采用集 电极开路门（简称 0C0C 门）来解决。所谓集电极 开路是指从 TTTTL L与非门电路的推挽式输出级中 删去电压跟随器，如下图所示：甌！4 4二 *性打i i A A翼霽 :e.谊=.=. E E = = - -；1 n舟遂址乂n:（第二个门的 T T3导通）时，正如图i对于一个两输入端的符号可用下图来表示：0C0C 门，其在电路中的OCOC 门的输岀级为了实现线与的逻辑功能，可将多个门电路 输出管T

46、 T3的集电极至电源 V VCc之间，加一公共的 上拉电阻 F FP,如下图所示。为了简明起见，图中 以两个 0C0C 门并联为例，其 极开路之意。上拉电阻 R R 的值可以这样来计算，主要考虑 0C0C 门必须驱动一定的拉电流或灌电流负载。有 关这两类负载的概念前已讨论，这里仍然适用， 所不同的是驱动门是由多个 TTLTTL 门的输出端直 接并联而成。当 0C0C 门中的一个TTLTTL 门的输出为低电平出 BJTBJTA-B中图标“业”表示集电ABCS线与逻辑原理图逻辑符号,其他为高电平时，灌电流将由一个输7 7(如 T Ti或 T T2)承担，这是一种极限情况， 此时上拉电阻RP具有限制

47、电流的作用。为保证 I IOL不超过额定值 l loL(max)，必须合理选用 F FP的值 例如 V VCC= 5V,5V, R=R= 1k1kQ，贝yl loL= 5mA5mA另一方面，由于门电路的输出、输入电容和 接线电容的存在，R R 的大小必将影响 OCOC 门的开 关速度。F FP的值愈大，负载电容的充电时间常数 亦愈大，因而开关速度愈慢。F FP的最小值 F FP(min)可按下式来确定1Q2 恤询 JL帖血其中：Fg -直流电源电压！卩。如驱动器件0 扇大值扌_驱动器件厶上最大値宓啊一接到上拉电阻下端的全部灌电流负载的心总值RP的最大值 R RP(max)可按下式来确定:竹冋=

48、7 7其中：比一 S 流电源电压；乐血)负载器件 N 最小值！畑 1 则一接到上拉电阻下端的全部拉电流赁载的珂总值实际上，R R 的值选在 RRmin）和 RRmax）之间，并 且选用靠近 RRmin）的标准值。例：设 TTLTTL 与非门 74LS0174LS01（OCOC 驱动 8 8 个74LS074LS0 4 4（反相器），试确定一合适大小的上拉电 阻 R,R,设 VCc=5VVCc=5V解 fco 查手册可得-0-4 乂爲 rg 厂刼扎 g - 400M.N 沖)-2V,/ - 20/4 匚 I 讪 i=4(CI/L4吨=3.加 A丹5V - 0.4V CTE 叫 3niA - 3.

49、3inA由以上计算可知18.75k18.75kQ之间选择度，可选用一标准值为1k kQ的电阻器为宜。 集电极开路门除了可以实现多门的线与逻 辑关系外，还可用于直接驱动较大电流的负载。3.3.三态与非门（TSLTSL）利用 0C0C、1 1 虽然可以实现线与的功能，但外 接电阻Rp的选择要受到一定的限制而不能取得 太小，因此影响根珮岫曲=分有（对麟尺如）=3 有屮忸别S - 0-1 SmAR R 的值可在 985985Q至 为使电路有较快的开关速了工作速度。同时它省去了有源 负载，使得带负载能力下降。为保持推拉式输出 级的优点，还能作线与联接，人们又开发了一种 三态与非门，它的输出除了具有一般与

50、非门的两 种状态，即输出电阻较小的高、低电平状态外， 还具有高输出电阻的第三状态，称为高阻态，又 称为禁止态。一个简单的 TSLTSL 门的电路如上图所示。其中 CSCS 为片选信号输入端，A A、B B 为数据输入端。当 CS=1CS=1 时，TSLTSL 门电路中的 T T5处于倒置放 大状态，T T6饱和，T T7截止，即其集电极相当于 开路。此时输出状态将完全取决于数据输入端 A A、 B B 的状态，电路输出与输入的逻辑关系与一般与 非门相同。这种状态称为 TSLTSL 的工作状态。A-占-CSCS当 CS=0CS=0 时 T T7导通，使 T T4的基极钳制于低电 同时由于低电平的

51、信号送到 T Ti的输入端，迫 使 T T2和 T T3截止。这样 T T3和 T T4均截止，门的输出 端 L L 出现开路，既不是低电平，又不是高电平， 这就是第三工作状态。这样，当 C CS S为高电平时， TSLTSL 门的输出信号送到总线，而当 CSCS 为低电 时，门的输出与数据总线断开，此时数据总线的 状态由其他门电路的输出所决定。TSLTSL 门的真值表CS数据榆入输出辙B1 100 0101 111 10 011 110 00XX高阻七、改进型TTL门电路一一抗饱和TTL电路抗饱和 TTLTTL 电路是目前传输速度较高的一 类 TTLTTL 电路。这种电路由于采用肖特基势垒二

52、极 管 SBDSBD 甘位方法来达到抗饱和的效果，一般称 为 SBDTTSBDTT 电路（简称 STTSTTL L电路），其传输速度 远比基本 TTLTTL 电路为高。名肖特基势垒二极管的工作特点如下：(1) 它和 PNPN 结一样，同样具有单向导电性， 这种铝- -硅势垒二极管导通电流的方向是从铝到 硅。(2) ALAL SiSBDSiSBD 的导通阈值电压较低，约 为 0.40.40.5V0.5V，比普通硅 PNPN 结约低 0.2V0.2V。(3)势垒二极管的导电机构是多数载流子，因而电荷存储效应很小。根据前面的学习，我们已经知道，BJTBJT 工作 在饱和时，发射结和集电结都处在正向偏

53、置， 集电结正向偏置电压越大，则表明饱和程度越 深。为了限制 BJTBJT 的饱和深度，在 BJTBJT 的基极和 集电极并联 二极管，如下图所示。个导通阈值电压较低的肖特基当没有 SBDSBD 时，随着基级电压的升高，电流 沿着蓝线方向流动。由于 SBDSBD 的作用，当基级电 压大于 0.4V0.4V 时，SBDSBD 首先电导通，电流沿着红 线方向流动（如下图所示），从而使 T T 的基极电 流不会过大（而且使 T T 的集电结正向偏压将被钳 制在 0.4V0.4V 左右），因此 SBDSBD 起到抵抗过饱和的 作用，因而又将这种电路称为抗饱和电路， 使电 路的开关时间大为缩短。QftQ

54、ft在基本的 TTLTTL 电路中饱和区，管内电荷存储效应对电路的开关速度影 响很大。现在除 T T4外，其余的 BJTBJT 均采用 SBDSBD 钳位，以达到明显的抗饱和效果。其次，基本电 路中的所有电阻值这里几乎都减导致门电路的开关时间大为缩短。由于电阻值的 减小也下图为肖特基 TTLTTL （STTLSTTL 与非门的典型电 路。 与基本 TTTTL L与非门电路相比，作了若干改进。，T Ti、T T2和 T T3工作在深度半。这两项改进必然会引起门电路功耗的增加。STTLSTTL 门电路还有以下三点对基本 TTLTTL 电路的性 能作了改进：（1 1）二极管 D D 被由 T T4和

55、 T T5所组成的复合管 所代替，当输出由低电平向高电平过渡时，由于 复合管电路的电流增益很大，输出电阻很小，从而减小了电路对负载电容的充电时间。（2 2）电路输入端所加的 SBDSBDDA和 D DB，用来 减小由门电路之间的连线而引起的杂散信号。（3 3）基本电路中的 艮2（1k1kQ）改为由 T T6与只6、R6的组合电路所代替。 这个组合电路是 有源非线性电阻。当其两端的电压（发射极 e2e2 对地）较低时，呈现很大的电阻，而当其两端的电压达到 0.7V0.7V 左右时，则呈现很小的电阻。这 样，当与非时， 有源电阻开始不导通使 T T3很快达到饱和；反 之，当电路的全部输入端（或其中

56、之一）由高电 平转向低电平时，T T2和 T T3将截止，由于 T T3饱和时，ME=0.7V，在转换开始的瞬间，有源电阻的阻值 很小T T3基区存储的电荷通过此低阻回路很快消散。 于这个缘故，有源非线性电路称为有源下拉电 路，它与有源上拉电路是对应的 。意即将 V V 从 0.70.7 V V 很快拉到0V,V,从而使输出电压很快升 高，即提高了开关速度。基于上述特点，STTLSTTL 与非门具有较为理想的 传输特性。 与基本 TTLTTL 反相器的传输特性相比，C点不再存在了，由B点直接下降到D点，即传 输特性变化非常陡峭，见下图。门的全部输入端由低电平转向高电平BE除典型的肖特基型（ST

57、TLSTTL 外，尚有低功耗 肖特基型（LSTTLLSTTL、先进的肖特基型（ASTTLASTTL， 先进的低功耗型（ALSTTLALSTTL 等，它们的技术参数 各有特点，是在 TTLTTL 工艺的发展过程中逐步形成 的。TTLTTL 门电路的各种系列的性能比较类 型参 数基本的TTLTTL（7 74 4 系列）肖特 基TTLTTL（7 74S4S 系列）低功 耗肖 特基TTLTTL（7 74S4S 系列）先进的肖特基TTLTTL（7474ASAS 系 列）先进的低功耗肖特基TTLTTL（74AL74ALS S 系列）t tpd/ /nsns10103 39 91.51.54 4P/mP/m

58、101020202 220201 1一4盘B B基本TTL电路的传输特性曲钱3- -: :V Vr WTL电路的传输特性曲线21_ _ 1 1 申.-卑0.2V2.4SV.0.4V 1.1V 1.2VW WDP/DP/PJPJ1001006060181830304 4第五节 CMO 逻辑门电路CMOCMO 逻辑门电路是在 TTLTTL 电路问世之后， 所开发出的第二种广泛应用的数字集成器件， 从 发展趋势来看，由于制造工艺的改进，CMOCMO 电 路的性能有可能超越 TTTTL L而成为占主导地位的 逻辑器件 较，而它的功耗和抗干扰能力则远优于外，几乎所有的超大规模存储器件，器件都采用 CMO

59、CMO 艺制造，且费用较低。早期生产的 CMOSCMOS电路为 40004000 系列，随 后发展为4000B4000B 系列。当前与 TTLTTL 兼容的 CMCM（器 件如 74HCT74HCT 系列等可与 TTLTTL 器件交换使用。下面 首先讨论 CMOCMO 反相器，然后介绍其他 CMOCMO 逻辑 门电路。TTLTTL 相比TTLoTTLo 此 以及 PLDPLD牛。CMOCMO 电路的工作速度可与5 5 r r；1)3.3.MOSMOS 管结构图MOSMOS 管主要参数: 1.1.开启电压VT开启电压（又称阈值电压）：使得源极 S S 和漏极D D 之间开始形成导电沟道所需的栅极

60、电 压；标准的 N N 沟道 MOSMOS 管，VT约为 3 36V6V;通过工艺上的改进，可以使 MOSMOS 管的VT值降到 2 23V3V。直流输入电阻 RRs即在栅源极之间加的电压与栅极电流之 -这一特性有时以流过栅极的栅流表示- -MOSMOS 管的 F FGs可以很容易地超过 10101010Q。漏源击穿电压 BVBVDs在VGS=0（增强型）的条件下，在增加漏O O S S源极电謝苻号2.2.q q D D漏S）结构示总甜源电压过程中使ID开始剧增时的 V VDs称为漏源击 穿电压BVBVDsID剧增的原因有下列两个方面：(1 1 )漏极附近耗尽层的雪崩击穿(2 2)漏源极间的穿通击穿有