计算机组成原理实验报告-八位补码加减法器的设计与实现

1、计算机科学与技术学院 计算机组成原理 实验报告 、实验目得 1 1、 掌握算术逻辑运算单元(ALU)ALU)得工作原理。 2 2、 熟悉简单运算器得数据传送通路. . 3 3、 掌握 8 8 位补码加/ /减法运算器得设计方法。 4、 掌握运算器电路得仿真测试方法 二、实验任务 1 1。设计一个 8 8 位补码加/ /减法运算器 (1) 参考图 1,1,在Q U UAR TU TU S I I I里输入原理图，设计一个 8 8 位补码加/ /减 法运算器。 (2) 创建波形文件，对该 8 8 位补码加/ /减法运算器进行功能仿真测试。 (3 ) )测试通过后，封装成一个芯片。 2 2 .设计

2、8 8 位运算器通路电路 参考下图，利用实验任务 1 1 设计得 8 8 位补码加/ /减法运算器芯片建立运算实 验 1 八 位 补 码 加 / 减 八位补码加/减法器得设计与实现 法器得设计与实现 器通路。 3。利用仿真波形，测试数据通路得正确性。 设定各控制信号得状态，完成下列操作，要求记录各控制信号得值及时序 关系。 (1) 在输入数据 IN7IN0IN7IN0 上输入数据后，开启输入缓冲三态门，检查总线B US7US7BUS BUS 0上得值与 IN0IN0IN IN 7端输入得数据就是否一致。 (2) 给 D DR 1 1 存入5 5H5H，检查数据就是否存入，请说明检查方法. .

3、(3) 给DR2存入 AAHAAH，检查数据就是否存入，请说明检查方法。 (4) 完成加法运算，求 55H+AAH,55H+AAH,检查运算结果就是否正确，请说明检查方法. . (5(5)完成减法运算，分别求 5 55 H H AAHAAH 与 A A A H H- -55H55H，检查运算结果就是否正 确，请说明检查方法。 (6)(6)求 12H+34H12H+34H- -5 5 6 H,H,将结果存入寄存器 R0R0,检查运算结果就是否正确，同 时检查数据就是否存入，请说明检查方法。 三、实验要求 做好实验预习，掌握运算器得数据传送通路与 A ALU U 得功能特性。 实验完毕, ,写出实

4、验报告，内容如下： 实验目得。 实验电路图。 按实验任务 3 3 得要求，填写下表，以记录各控制信号得值及时序关系。 表 中得序号表示各控制信号之间得时序关系. .要求一个控制任务填一张表，并 可用文字对有关内容进行说明。 序口号nsw -bus nR0 B US L D R0 L D R1 L D R2 m n alu 1 b u s IN7 IN 0 BUS 7 BU S 0 仿真波形及仿真结果得分析方法、分析过程与分析结果。 实验体会与小结。 四、实验预习内容 1 1、实验电路设计原理及思路说明 本实验利用基本逻辑门电路设计一位全加器(F A),A),如表1: 表 1 1一位全加器(FA

5、电路得输入输出信号说明 信号名称 说明 (1)(1) (2)(2) 输入信号 A i 加数 Bi 加数 Ci 低位输入得进位 输出信号 Si 与 Cj 运算产生得进位 然后以此基础上实现八位补码加/ /减法器得设计，考虑到实现所需既可以实现加 法又可以实现减法，所以使用了一个 M M 输入来进行方式控制加减。 2 2、实验电路原理图 图1-多位补码加/减法运算器原理图? ?实验参考电路如下图所示，下图（a a）就是 1 1 位全加器得电路原理图,图（b） 是由 1 1 位全加器采用行波进位方法设计得多位补码加 / /减法运算器。 1溢出 Cj ICj I S SI I So.So. B B 1

6、 1 A n A n - -1 1 B, B, - -2 2 A AR R 它 詩号位 Bl BoBo Ati C.+iC.+i S S. . fi 6任） S S FAFA CC FAFA M=OM=O 加 M = M = lili FAFA 图2-8位运算器通路原理图 3.3. 实验电路功能说明 表 2 2 位全加器（FAFA 功能表 输入 输出 Ci Bi Ai Si Cj 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 IJIWl I I DMDM RO RO (74374b)(74374b) 1 BUS7.aUS

7、C （7474） 数据输入IM. . INO DRl(74273bDRl(74273b DK2(74273b)DK2(74273b) AL.J 1 1 0 0 1 1 1 1 1 1 表 3 3- -M与 BiBi 异或关系原理图 M Bi M 异或Bi 0 0 0 0 1 1 1 0 1 1 1 0 当 M 为0时,Bi与M值无关，当M为1时，Bi取反也就就是当M为0时,执行加法运算，反之进 行减法运算。 FA 实现Ai 与（E i异或M）得加法运算，再加上Ci输出 Si 表 4 -图4功能端口解析 接口 解析 输入 A 7、0 8位信号输入（加/被减 数） B： 7、0 8位信号输入（加/

8、减数） M 控制信号（0加,1减） 输出 S : 7、0 : 输出8位计算结果 O VER 溢出信号 （0 不溢出，1 溢 出） 表5-图 3 功能端口解析 接口 解析 输入 IN： 7、0： 8 位信号输入 n sw bus 控制输入信号（0有效，1 无效） n alu bus 控制输入信号（0有效,1 无效） nR0- BUS 控制输入信号（0 有效，1 无效） L DR0 时钟信号，上升沿有效 LDR1 时钟信号，上升沿有效 LDR 2 时钟信号，上升沿有效 m 溢出信号（0不溢出，1溢 出） 输出 BUS： 7、0 8位信号输出 s 与 nRO B US 控制器件得输入，当输入 0 时

9、，输入有效，否则无效 2、742 7 3 b 得 CL K 接口为上升沿有效，当 L DR 得时钟处于上升沿，即 0 1 变化时，输入有效 注：1、742 4 4b 得 A GN 与 B GN 接口与 7 4 37 4 b 得 O EN 接口都就是低电平有效 ，ns w-bus，n a 1 u- bu 4 4、器件得选型 本实验用到以下基本逻辑器件：异或门，一位加法器 FAFA,7 48 48 6等 表 6 6一位全加器（FAFA 电路所用主要器件清单 名称 说明 AND2 二输入与门 XOR2 异或门 O R2 或门 INP UT 信号输入端子 OUT P UT 信号输出端子 表 7 7-

10、-8 8 位补码加/减法运算器器件清单 XOR2 二输入异或门 FA 一位加法器（自选器件） INPUT 信号输入端子 OUTPUT 信号输出端子 表 8 88 8 位运算器通路电路 INPUT 信号输入端子 O UTPUT 信号输出端子 8位补码加/减法运算器 计算元件（自选器件） 74273b 数据缓存兀件 74 2 4 4b 数据缓存元件 5.5. 实验方法与实验步骤等 本实验利用 E EDA工具软件（Quart Quart U s s I II 2 2、0 0 或以上版本）完成，实验分 为: :原理图得录入与编辑、仿真波形得设计及仿真结果得分析这 3 3 个步骤。具体 （1 1）原理图

11、得录入与编译 在 EDAEDA 工具软件（Q u u a rtus rtus II 2II 2、0 0 或以上版本）中，采用原理图得录入得方 法，绘制电路原理图。绘制完成存盘后进行编译。编译通过后，可以进行步骤（2 ） 得操作。如果编译不通过，则检查原理图，改正错误后，重新存盘并编译。这一 过程重复进行，直至原理图编译通过. . （2 2）仿真波形得设计 根据电路得功能，设定输入信号得初值后，利用E DADA 工具软件（QuaQuar tus tus IIII 2 2、0 0 或以上版本）得波形仿真功能，验证电路得正确性。根据8位补码加/ /减法运 算器得功能要求，选定 8 8 组输入信号得初

12、值，如下表所示： 表 9 9-一位全加器（FAFA）电路仿真波形输入信号初值 序号 Ci B i Ai 1 0 0 0 2 0 0 1 3 0 1 0 4 0 1 1 5 1 0 0 6 1 0 1 7 1 1 0 8 1 1 1 表 10 10 -8 8 位补码加/减法运算器仿真波形输入信号初值 序号 A （十进制） B （十进制） M （0 1 信 号） S （二进制） 溢出 1 0 20 0 0 2 4 0 20 0 0 3 8 0 20 0 0 4 120 2 0 0 1 5 1 0 10 1 0 6 5 0 10 1 0 7 80 10 1 0 8 1 10 1 0 1 0 （3 3

13、）仿真结果得分析 在 EDAEDA 工具软件（Quar Quar tu s s I I I 2 2、0 0 或以上版本）中，新建仿真波形文件，按 表所示得输入信号得初值进行设定后，进行仿真。阅读仿真波形，对照电路功能，进行0 分析并给出结论。 五、实验电路图 根据电路原理图，实验时在 Q Qua rtus rtus II II 2、0 0 环境里绘制得实验电路如下图所 0： r： 1 1 - 寻9 IS 图3-位全加器 (FA) 图 5- 8位运算器通路电路 六、仿真调试得过程、 仿真结果得分析与仿真测试得结论 A1A1 E1E1 CiCi Cj Si 分析图所示得仿真波形，可得到下表所示得实

14、验结果。 表 11 -一位全加器（FA）电路仿真实验结果 输入 输出 周期 时间 Ci Bi Ai Si Cj 1 0 8 00ns 0 0 0 0 0 2 800ns-1、6as 0 0 1 1 0 3 1、6as -2、 4 jis 0 1 0 1 0 4 2、43 s- 3、2i s 0 1 1 0 1 5 3、2is-4、0is 1 0 0 1 0 6 4、0 3 s-4、8 3 s 1 0 1 0 1 在 Qua Qua r tus I tus I I 图6 一位全加器（FA仿真结果 7 4、83s 5、 63s 1 1 0 0 1 8 5、6 卩 s -6、4 jis 1 1 1

15、1 1 将表 9 9 与表1 1 1 相对照，可知一位全加器FA正确。 在 QuarQuartu s I s I I 2 2、0 0 中新建仿真波形文件,如下图 7 7 所示。 图 7 78位补码加/ /减法运算器仿真结果 分析图所示得仿真波形，可得到下表所示得实验结果 表1 2八位补码加/减法器电路仿真实验结果 输入 输出 周期 时间 A B M S OV ER 1 05n S 0 20 0 0 2 510 ns 4 0 20 0 0 3 101 5 ns 80 20 0 0 4 1 5 2 0 ns 120 2 0 0 1 5 2 02 5 ns 10 1 0 1 0 6 253 0 ns

16、 50 1 0 1 0 7 30 35 n s 8 0 1 0 1 0 8 3 5 40n s 110 1 0 1 0 表记录得实验结果与上面计算数据中要求得值一致 . .经分析比较可知，本次实验设计 得电路实现了八位补码加/ /减法器得功能。 8 位运算器通路电路 IIII yvEKyvEK 9 9 k k E.E. I I I I FoifitfrFoifitfr; ; 1 1U. U. U 0U 0 InTInT- -anlanl: : -Ud n* taritari! ! gQgQ jjjjjj .1.1 IMIM (1)首先对建立好得通路进行仿真波形图测试，测试结果如图 据就是否一致

17、8 8 所示。并检查数 nkhflnkhfl 表 1313- -时序关系图 序 号 ns w bus nR 0- bus LD R 0 LD R1 LD R 2 Co ntr o 1 N alu Bus IN 7 、 0 BU S 7、 、 0 1 0 0 上 升 沿 0 0 0 1 55 H 55 H Nine a RTFS CortrolCortrol 11 亘 SS LDRO LDRlLDRl LDR2LDR2 B B nalu-btis nswnsw- -bnisbnis 检查图8，可知输入I N N 与输出 B BUS S 一致，数据一致 (2(2)给D R1R1 存入 5 5 5

18、H H,检查数据就是否存入，请说明检查方法。 检查方法：在 DR1DR1 中存入55 H H,同时在 DRDR2中存入 00H00H,检测总线输出得数即为 存入得数据，波形图如下图9: p pgp pg iOr p nsiOr p ns 2 l：1 E： BDSBDS C-Mtr-1 LffiQ Lffil L L际 nalunalu- -tuatua 前n O * 前色p EdEd L, q J. i i UE J. f UE Tj 一 ifif- - 匹 2 1 0 0 上 升 0 0 1 00 H ZZ H 沿 3 0 0 上 升 沿 0 0 0 1 00 H 00 H 4 1 0 0

19、0 上 升 沿 0 1 55 H ZZ H 5 1 0 0 0 0 0 0 5 5H 5 5 H (3) 给D R R2存入 AAH,AAH,检查数据就是否存入，请说明检查方法。 与检测 D DR 1 1 相同，如图1 0 0 nilnil- -u u- -bw IlflCbw IlflC- -bLDbLD： rrff-UtS- 图 1010 表1 4 4时序关系图 序 号 ns W b us n R 0 b u s LD R0 LD R1 LD R 2 Co n trol Nal u Bus I N : 7、 、 0： BU S 7、 、 0: 1 0 0 上 升 沿 0 0 0 1 00

20、H 0 0 H 2 1 0 0 上 升 沿 0 0 1 0 0 H ZZ H SeSe 国BUS BUS ” CmCm畑I I 9 IH9 IH LftO LH LCt： atat l7 7 7 7 L L U U 二 H.H. 玉 J J / / 1 1 閒 1 1 j !hbhb : . ； . f . f . t . 期 m Im I；）；） rvrv 忡 IMm fMm f： rvrv fliu I rfliu I r hS hS HEHE MuMu i i q gq g L. L. ? ? /./. AAAAZ7Z7 f f EE X X i i 2 2hlhl i i ? ? -

21、- - - - - - - - - - - r.r. = r= r - - H H - - H H- -raerae- - - - - - . . - - 1 1 - . 1 1 - .一 v . . . 1 1 -1 1 - b b-1 1 - 応 5B5B i 占軽 1 1 - - - ateate - -1 1 f f 1 - 1 , ! 1 - 1 11 ! ! ! . . 5 5 3 3 ! ! ! ! - T T - 厂_ ! ; . . IIII i i 1 1 : : 1 1 - - - - - - - - - - - * 1 1 - - - - - - - - - ! ! |

22、 f f - - - -f f- - - - r r : : - i i - - - - - -= =- -= =- - 1 11 1 . - 1 1 H H -H H ! ； 1 11 1 r r - - - -1 1 - - -. . - -. . . . . . 1 1 - - J J 1 1 i i 1 1 1 1 - = = - ； - i i - ! ! ： ! ! _ _ 2 1 0 0 上 升 0 0 1 00 H 00 H 沿 3 0 0 上 升 沿 0 0 0 1 0 0 H 00 H 上 A 0 4 1 0 0 0 升 0 1 A 0 沿 H H 5 1 0 0 0 0

23、0 0 0 0 H FF H (5) 完成减法运算，分别求5 5H5H- -AAAAH与 A AA H H- -55H,55H,检查运算结果就是否正确，请说 明检查方法。 5 5 5H A AAH波形图如下: 表 1 16 时序关系图 序 号 ns w bus nR 0 b us LD R0 L DR 1 LD R2 C ont r ol Nal u- B us IN : 7、 、 0 BU S 7、 、 0 1 0 0 上 升 沿 0 0 1 1 5 5H 00 H IdId 22 土 $ J nilunilu- -h h- -jE jE RCRC LUJLUJ Q Q 电汇= CijnCr

24、riCijnCrril l LPLP LDRe_ LPBLPBT T UHZUHZ 1.2 l.S ul.S u 3 3 psps- - 2Mr 2Mr n n n nj j SftO nsSftO ns 112 112 SOOSOO- -C C E ti 1.ti 1.0, 0, utut 1.2 1.2 urur 25 25 ftfiftfi 丄 J J 2 1 0 0 上 升 沿 0 1 1 0 0 H 00 H 3 0 0 上 升 沿 0 0 1 1 0 0H 00 H 4 1 0 0 0 上 升 沿 1 1 A A H 00 H 5 1 0 0 0 0 1 0 0 0 H AB H A AHAH 5 5 5 H H 波形图如下: : 表 1717时序关系图 序 号 ns w - b u s n R 0 b us L DR 0 LD R1 LD R2 Co nt r 0 l Nal u B us IN : 7、 、 0 BU S : 7、 、 0: 1 0 0 上 升 沿 0 0 1 1 55 H 00 H 2 1 0 0 上 升 沿 0 1 1 00 H 00 H 3 0 0 上 升 0 0 1 1 00 H 00 H 沿 4 1 0 0 0 上 升 沿 1 1 AA H 0 0H 5 1 0 0 0 0 1 0 00 H 5 5 H