OrCAD-PSPice-Allegro学习笔记(1121)剖析

1、OrCAD-Pspice-Cadence软件组成及功能Pspice原来不是 OrCAD 公司的产品，后来被 OrCAD 公司收购，并且集成 OrCAD 软件中，现在的 OrCAD 版本全部包含完整的 Pspice。Cadence是全球著名 EDA 软件公司，在 OrCAD 公司收购 Pspice 之后，将 OrCAD 公司收购，所以现在的 OrCAD 软件（包含 Pspice）应该属于 Cadence公司的产品。Cadence公司针对 PCB 方面的 EDA 产品大概可以分为高端和低端，高端的是 Cadence SPB，低端的是 OrCAD 。不管高端低端，原理图设计主要用 OrCAD 中的原

2、理图软件 -Capture CIS 。PCB 绘图方面，高端 Cadence SPB的叫 Allegro，低端 OrCAD 的现在主要用 Allegro 的简化版， OrCAD 都会包含完整的 Pspice。设计低端电路板 一般用法：使用 OrCAD （包括 Pspice）来设计原理图部分，使用 PADS 设计 PCB 部分（高端的用 Allegro）。1、Orcad：Capture：电路原理图设计软件，可生成模拟电路、数字电路和模 /数混合电路。Pspice：电路仿真软件，可对 Capture 生成的原理图进行仿真分析，并对其进行优化。Layout：印刷电路板图设计软件，可将Capture

3、生成的原理图，转为印刷电路板图 (PCB)-不好用，一般选用 PADS 或 Allegro 进行 Layout。Express：逻辑仿真软件，可对 Capture 生成的数字电路模拟仿真，用于可编程逻辑器件设计。2、Pspice：在电路系统仿真方面，独具特色，其他软件无法比拟，适合系统及电路级仿真，被公认为是通用电路模拟程序中最优秀的软件。 Cadence 把 Pspice AD 和 Pspice AA 整合成一个产品包，并改名为 AMS simulator。-庞大的上万种元器件库，并可生成新元器件-高精度元器件模型、仿真精度高PSpice的四个主要 /基本电路分析：-直流分析DC Sweep

4、-交流分析AC Sweep-瞬态分析 Time Domain（时域扫描）-直流工作点 分析 Bias Point（偏置点分析）3、Cadence Allegro：Allegro 是 Cadence推出的先进 PCB 设计布线工具 。Allegro 提供了良好且交互的工作接口和强大完善的功能，和它前端产品 Cadence、OrCAD 、 Capture 的结合，为当前高速、高密度、多层的复杂 PCB 设计布线提供了最完美解决方案。 Allegro 拥有完善的 Constraint 设定，用户只须按要求设定好布线规则，在布线时不违反 DRC 就可以达到布线的设计要求，从而节约了烦琐的人工检查时间，

5、提高了工作效率！更能够定义最小线宽或线长等参数以符合当今高速电路板布线的种种需求。4、PADS：PADS 是一款制作 PCB 板的软件。 PADS 包括 PADS Logic、PADS Layout 和 PADS Router。PADS Layout（PowerPCB）提供了与其他 PCB 设计软件、 CAM 加工软件、机械设计软件的接口（如下图所示） ，方便了不同设计环境下的数据转换和传递工作。PADS Layout（PowerPCB）具备 Protel 设计转换器，可与 Protel 进行 PCB 设计和封装库的双向数据转换。支持 OrCAD 原理图网表： PADS Layout（Powe

6、rPCB）可导入 OrCAD 原理图网表，在 PCB 设计过程中可与 OrCAD 原理图进行正反标注和交互定位。提供 CAM350 接口： PADS Layout（PowerPCB）集成了 CAM 加工软件的接口，可以直接启动 CAM350 ，将当前设计生成光绘、钻孔数据传至 CAM350 中进行处理。提供 AutoCAD 接口： PADS Layout（PowerPCB）支持 AutoCAD 的 DXF 文件格式，可以导入 AutoCAD 环境下的机械框图作为设计边框， 也可将 PCB 设计导出至 AutoCAD 中进行标注处理等。>>>>>>>&g

7、t;>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>Orcad 学习-Cadence公司在收购 Orcad 之前，它的原理图工具叫Concept HDL。1、电路可以包含下面的元件：z Independent and dependent v

8、oltage and current sources独立和非独立的电压、 电流源z Resistors电阻 z Capacitors电容z Inductors 电感z Mutual inductors 互感器 z Transmission lines传输线z Operational amplifiers 运算放大器 z Switches 开关z Diodes 二极管z Bipolar transistors双极型晶体管z MOS transistors 金属氧化物场效应晶体管 z JFET 结型场效应晶体管z MESFET 金属半导体场效应晶体管zDigital gates 数字门z 其他元件

9、 (见用户手册 )。2、Spice库在路径 CaptureLibraryPspice 下。常用的 Library 有下面几个：Analog：包含无源元件（ R、L 、C），互感器，传输线，以及电压和电流非独立的源（电压控制的调用源 E、电流控制的电流源 F、电压控制的电流源 G 和电流控制的电压源 H）。Source：给出不同类型的独立电压和电流源，例如： Vdc（直流电压）， Idc（直流电流），Vac（交流电压），Iac（交流电流），Vsin （正弦电压）， Ve x p（指数电压），脉冲，分段线性，等。先浏览一下库，看那些元件可用。Eval：提供二极管（ D ），双极型晶体管（ Q ），

10、MOS 晶体管，结型场效应晶体管（ J ），真实运算放大器；如 u741，开关（ SW_tClose, SW_tOpen），各种数字门和元件。Abm：包含一个可以应用于信号的数学运算符选择，例如：乘法（MULT ），求和（ SUM），平方根（ SWRT），拉普拉斯（ LAPLACE ），反正切（ ARCTAN ）等。Special：包含多种其他元件，像参数、节点组等。3、Orcad 快捷键：I: 放大 O:缩小C: 以光标所指为新的窗口显示中心W: 画线 On/OffP: 快速放置元件R: 元件旋转 90°N: 放置网络标号J: 放置节点 On/OffF: 放置电源H: 元件标号左右

11、翻转V: 元件标号上下翻转G: 放置地B: 放置总线 On/OffE: 放置总线端口Y: 画多边形T: 放置 TEXTPageUp : 上移一个窗口 Ctrl+ PageUp : 左移一个窗口PageDn : 下移一个窗口 Ctrl+ PageDn : 右移一个窗口Ctrl+F: 查找元件 Ctrl+E: 编辑元件属性Ctrl+C: 复制 Ctrl+V: 粘贴Ctrl+Z: 撤消操作4、Orcad+allegro 软件目录 ：（ 1） DesignentryCIS、OrcadCapture和OrcadCaptureCIS（ Component Information System）：原理图设计

12、组件。（ 2） PCB Editor 和 Allegro PCB Planner： PCB 设计组件。（ 3） PCB router：PCB 布线工具。（ 4） Package Designer：PCB 元件封装设计。（ 5） PCB SI：信号完整性分析 /仿真。（ 6） Pspice AD：模拟数字 电路仿真 。（ 7） Design entry HDL ：芯片级 设计。5、Orcad 工程目录：（ 1） Schematic：电路原理图文件。（ 2） Design Cache：元件缓冲区（使用过的元件） 。（ 3） Outputs：输出文件。Orcad+allegro 格式：Orcad：d

13、sn 格式（后缀）；原理图库文件： olb 格式；Allegro： brd 格式（后缀）；PCB 库文件： dra 格式；创建原理图库： FilesNEWLibrary保存库文件右键点击库文件NewPartNew PartProperities建 立 的 元 件 可 以 分为1 个 或 者 多 个 部 分（ View Next/Previous part 打开元件的上部分或者下部分） 。创建原理图 ：Files NEW Project Schematic（指定路径和工程名称） OK 一个设计多个原理图：右键单击 Schematic New Page。修改原理图纸张大小：在工程目录中双击打开Sc

14、hematic 文件夹右键点击PAGE1（或自定义的名称）选择 Schematic1 Page Properties，在 PageSize 中可以选择单位、大小等（或者OptionsSchematic Page Properities）。光标设置 ：选择菜单里若是选择标。Setup User Perferences 选择 Display Cursor pcb_cursor cross，则是小十字 光标，若是选择 infinite ，则是出现 大十字 光格点设置 ：Setup Grids Top/Bottom 栏目里设置大小 即可 左上角或工具栏里有栅格是否显示 的选项（栅格与页面的颜色要 不一

15、样才能显示出来）。标题栏定义 （右下角）：标题栏样板设置： OptionsDesign Template 。放置标题栏： PlaceTitle Block 。标题栏内容修改：右键单击标题栏Edit Properities修改；或者单击具体的选项进行修改。自定义原理图库 ：FileNewLibrary ，可以在 Library 文件夹中建立原理图库文件 -library1.olb ，右键单击该文件，选择 Save，改名存盘 ；然后右键单击刚才新建的 olb 库文件，选 New Part，或是 New Part From Spreadsheet，后者以表格的方式建立新元件， 对于管脚多的芯片元件非

16、常合适， 可以直接从芯片 Datasheet中的引脚描述表格中直接拷贝、粘贴即可（ pdf 格式的 Datasheet按住 Alt 键可以按列选择 ），可以批量添加管脚。大元件： ViewPackage（一个元件多个部分，只有一个封装）（ 1） homogeneous类型元件：元件的各部分外形 一样，但是引脚编号 不一样 ，但是引脚编号可以 重复（比如电源）。（ 2） heterogeneous类型元件：元件的各部分各不相同，分别绘制。（ 3） ctrl+N：切换一个元件的不同部分。电气连接 ：placeWire 或者工具栏上的画线按钮 或者 W 快捷键。任意角度 画线：画线同时 +shift

17、 键。交叉导线 电气连接： PlaceJunction 或者工具栏上的Junction 按钮。NET Alias：放置网络标号。Off-page connect：placeOff-page connect，不同页面的电气连接。悬空引脚 ：placeno connect或者或者工具栏上的 “叉号 ”按钮。防止出错 ：元件之间不能用引脚直接连接，电源与原件不能直接连接 。总线的使用方法 ： PlaceBus 或者工具栏上的Bus 按钮。Shift+画总线： 任意角度 走线。F4 快捷键：快速的依次放置Bus entry/总线上各条线的网络名称。可选择性 ：可以使用总线或者直接使用网络标号。brow

18、se命令： EditBrowse 需要浏览的选项（元件、网络、DRC 等等）。Find 命令：EditFind选择查找的类型。元件的替换与更新 ：替换元件 ：Design cache Replace cache（可以替换属性 - 封装）。更新元件 ：Design cache Update cache。当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件， 在工程管理界面下，双击 Design Cache 文件夹，选中刚才修改的元件，右键单击选择 Update Cache，一路 yes 下去即可将原理图中该元件全部更新。旋转与镜像 ：旋转：选中目标镜像：选中目标EditEdit

19、Rotate（快捷键 Mirror （快捷键R）。H/V 水平 /垂直旋转）。批量添加 封装 -footprint：替换元件法 ：Design cache Replace cache Replace Schematic part properties。多选编辑 ：EditPropertiesPCB footprint 中修改即可。整个原理图编辑 ：右键单击原理图 edit object Properties 多选需要修改的元件右键单击 Edit 。元件自动编号 ： ToolsAnnotateReset Part Reference to ?(所有元件编号变成 ?)Unconditional/I

20、ncrmental reference update 重新编号（不应该选中ResetReference numbers to begin at 1ine）。DRC 检测：Tools Design rules check，也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的设计错误。 DRC 之后可以尝试去生成网络表了。删除 DRC 标记：ToolsDesign rules checkDelete existing DRC Marks。生成网络表（ Net List）：在工程管理界面下，选 Tools-Create NetlistPCB Editor ，可以在弹出的对话框中选择网络表的存

21、放路径（一般保存在默认的 Allegro 文件夹下即可），其他默认设置即可，生成网络表的过程中如果出错，可以通 Windows-Session Log查看出错的原因。生成元件清单 - BOM ：方法一：选中 dsn 文件ReportCIS Bill of material。方法二：选中 dsn 文件ToolsBill of material（含数量）。打印原理图：设置：原理图右键单击Schematic Page properities Grid reference。原理图修改更新到PCB：更新过程中需要把PCB 文件关闭 ，否则会报错。>>>>>>>&

22、gt;>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>Allegro 学习Allegro 分三个等级 -L ， XL 和 GXL ，类似衣服的尺码，号越大，功能越强。高速 PCB 设计流程 ：高速 PCB 设计理论 ：SI （信号完

23、整性），PI （电源完整性 ）和 EMC（电磁兼容性 ）设计的基本理论。class和 subclass：查看：Displaycolorvisibility 。两种方法 ：利于向导建立封装 +自定义封装。建立封装 ：先建立 焊盘再建立封装。负片时： Allegro 使用 Thermal Relief 和 Anti-Pad；(VCC 和 GND 层 )正片时： Allegro 使用 Regular Pad。（信号层）自定义 PCB 封装库：可以使用 PCB 封装生成器 FPM （Footprint Maker ）或者 LP-Viewer（浏览上千的电子元器件， 快速查询 找到一个匹配的元器件信息）

24、 。建立焊盘 ：Cadence PCB Edit UtilitiesPad Designer。建立封装 ：FileNEWPackageSymbolLayoutPins。封装必须要素 ：引脚焊盘（ Pins），外形边框 -丝印（Silkscreen），限制区（ Place bound），圆点或角号（表明焊盘 1 的位置），装配区（ Assembly -与 Silkscreen 重合），索引编号（ layout Lables Ref des 在 Assembly和 Silkscreen层各添加一个）。Drill/slot hole：钻孔大小和有无锡层。Drill/slot symbol：设置钻孔符

25、号及符号大小 。创建自定义形状焊盘 ：先创建特定形状（图形）调用形状 建立焊盘 。创建图形 ：FileNEWShape Symbol多个图形 融合在一起。注意：建立两个图形，分别用于助焊层和阻焊层。BGA 封装：球形阵列封装（圆形焊盘） 。方法：一行一行的 按行放置焊盘 +删去多余的焊盘。SOIC 封装：使用自定义形状焊盘。方法：分两列 按列放置焊盘，注意引脚顺序。PQFP 类型封装：按行和按列放置。直插式封装（含通孔）：Flash Symbol（负片）。Flash 焊盘： Regular pad（正规焊盘），thermal Relief（散热焊盘），anti pad（隔离焊盘）。含非电气类引

26、脚 封装：非金属化孔 固定孔（比如 DB9、RJ45 等等）。放置机械钻孔 ： LayoutPinsMechanical。向导法建立封装：FileNEWPackage symbol(wizard)。修改 PCB 大小：编辑修改 板框、允许布线区域 和允许元件摆放区域 ：>>板框： ADDLineOption 页面的 Active Class 一栏改为 Board geometry 和Outline绘制板框。>>布线区域 ：SetupAreasRoute KeepinOption 页面的 Active Class 一栏改为Route Keepin/ALL ， Segmen

27、t Type一栏改为 Line45。>>元件摆放区域 ：SetupAreasPackage KeepinOption 页面的 Active Class 一栏改为 Package Keepin/ALL，Segment Type一栏改为 Line45。旋转元件 ：翻转： Editmirror修改旋转角度： Edit点击目标； 旋转：EditSpinSpinOption修改角度 。点击目标。测量距离 ：DisplayMeasure 或者工具栏的 尺子工具 （标有123）点击任意两点测距。走线拐角 ：RouteConnectOption 选项修改角度走线。切换不同的板层 ：软件下方点击 T

28、OP 后选择板层即可。单独显示一层 ：点击右边的 Visibility 选择要关闭的层或者其他选项；其中 Conductors 为走线层；Planes为非走线层 - 电源 /地层；Etch-走线； Pin-元件管脚； Via-过孔； Drc-错误标示。修改板层的颜色 ：工具栏 display color/Visibility 使用左下角的颜色画板修改各个板层的颜色即可。设置设计规则 ：Allegro PCB 的约束管理器 ：在 PCB 设计界面中，执行 Setup Constraints Constraint Manager命令，弹出 Allegro Constraint Manager 对话

29、框。删除 Allegro 中的元件：第一步，先点一下删除（delete）第二步，把需要删除的元件或管脚括起来第三步，再点一下删除或直接按ESC 键，即可删除被选中的元件或管脚创建 PCB：设置 PCB 尺寸：Set UpDesign Parameter。创建边框 ：AddLine。四个角捣角（成为圆弧）：manufacturedraftingFillet 。允许布线区域 ： Set UpAreaRoute Keepin。允许摆放区域 ： Set UpAreaPackage Keepin或者 Edit放置安装孔 ：Placemanufacture。Move 命令： AddMove。Z-copy。

30、层迭结构 ：多层板，设置板层数和每层定义。方法：Set UPCross section。栅格点设置： Set UpGrids，设置电气 /非电气栅格点大小和是否显示栅格点。Non-Etch：非电气层栅格大小，决定元件最小移动距离（步进值）。ALL Etch：设置所有电气层栅格大小（也可以单独设置每层 栅格大小）。Grids ON：是否显示栅格点。向导方法 建立 PCB/设定相关参数 ：开始所有程序CadenceAllegro SPB 16.6PCB Editor选择AllegroPCB Design XL（功能比较全 ）。点击 File New 对话框中的 Drawing Type 选择 Bo

31、ard（wizard），然后确定文件名，存盘路径等，最后点 Ok 进入向导 在 Import Data 这一步可以一直点击 Next，用默认的参数就行 到了 Parameters，首先选择使用的 单位 -mil 、 mm 或是其他 接下来是选择 图纸大小（Drawing size，注意不是板子的大小）；第三项是选择图纸的坐标原点（可以更改） 。设置完后点击 Next 接着设置其他Parameters-格点大小 （ Grid spacing）和走线层数 然后一直点 Next ，直到Custom Data 的 Spacing Constraints（距离参数限制） 。在这里设置最小线宽（ Mini

32、mum Line width ）、最小线间距 （Minimum Line to Line spacing ）、走线到焊盘的最小间距（MinimumLine to Pad spacing）和焊盘的最小间距（Minimum Padto Pad spacing），Default via padstack 选择 via，之后点击 Next。此时选择 PCB 的外形为 Rectangular board（矩形），点击 Next 进入矩形 PCB 的参数设置界面，主要设置的是 板子的宽（ Width）和高（ Height）以及一些限制区域 -包括布线允许区域与允许摆放 元件区域（可以分别设置为 50 和

33、100mil ），设置完成后 Next，最后点 Finish。指定 PCB 封装的路径 ：导入网络表之前要 指定 PCB 封装的路径（画原理图时只是在元件属性中填了元件的 封装名，还没告诉 Allegro 元件的 PCB 封装在何处），点击 Setup User Preferences，在弹出对话框中的 Categories中选 Paths，分别为 devpath、padpath 和 psmpath 指定路径，即将 PCB 元件封装路径添加到 devpath、padpath和 psmpath中，以告知 Allegro 从指定的路径寻找封装。导入网络表 ：FileImportLogic选择 De

34、sign entry CIS 和 Always 。放置元件 ：成功导入网络表之后，可以开始放置元件。点击菜单PlaceQuickplace，在弹出的对话框中使用默认设置，点击Place（不是 OK ） 按钮即可完成元件的放置（ PCB 规划边框要足够大，否则会出错）；手动摆放元件 ： PlaceManually 。Selection Filter：元件过滤器，快速查找元件。元件摆放在底层 ：右击元件Mirror ；EditMirror 。旋转方法 ：EditMove移动过程右键rotate。其他方法 ：翻转： Editmirror点击目标； 旋转：EditSpin点击目标。修改旋转角度： Ed

35、itSpinOption修改角度 。>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>布局 >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>布局：为了能更好的摆放元件，可以暂时将飞线（Rats）去掉，方

36、法是点击工具栏中的 Black rats All（或 Display-Black rats All ）按钮即可，恢复的方法是右侧的 Show Rats All 按钮。布局方式 -交互式 布局和自动布局，设计者通常时在自动布局的基础上以交互式布局进行调整。基本设置 -执行 Setup/Design Parameters命令，在弹出的 Design ParameterEditor 对话框中设定进行页面的基本设置。区域设置 -最后需要设定电路板的元件摆放区、布线区等不同的区域，执行 Setup/Outline 菜单下的各命令，可以画出元件摆放区、布线区、禁布区等不同的区域。交互式布局：在 Orcad

37、 Capture CIS中 Option Preference Miscellaneous 选中 Enable Intertool Communication 在 Allegro PCB 导入网络表并处在 手动放置元件状态（Placemanually）Orcad Capture CIS中选中要放置的元件 （一个元件或者一个模块 ）Allegro PCB 中相应的元件被选中，拖动被选中的这些元件即可逐个放置 元件。按原理图页面 进行摆放：选中一页EditBrowseParts添加新属性（如重新生成网表并在配置中激活新属性导入网络表（首先选中creatPage）user-defined prope

38、rties） 快速放置元件并选择最上面的Place by property点击 Place放置即可。Allegro PCB Editorpin)点击 MoreApplySetup按 room 进行摆放：Editproperty在 Find 下选择 Comp(or选中需要加入 Room 中的元件Apply选择 Room 属性名字outlineRoom OutlineRoom name中选择名字选择顶层不关闭对话框的前提下 画出矩形选择 Room 名字 Place。RoomPlaceQuick placePlace by roomOrCAD Capture CIS 按 room 进行摆放：选中加入

39、 Room 中的元件右键点击 Editproperty在 Filter by 中选择 Cadence Allegro在 Room 属性中添加属性值Filter by 切换到 Current property 查看 Room 属性Apply重新生成网络表重新导入网表SetupoutlineRoom OutlineRoom name中选择名字选择Both（顶层和底层）画出矩形 RoomPlaceQuick placePlace by room选择 Room 名字 Place。快速布局 ：PlaceQuick placePlace All component去掉网络线 ：DisplayBlank R

40、atsAll 。自动定位 找到元件并摆放： EditMoveFind 中选择要查找的元件光标移到左边页面即可放置。Place。Symbol（or bin）输入布局基本知识：>>去耦电容 ：从大到小，电容值越小越靠近元件管脚，不同电容 均匀分散 排列。>>干扰源：时钟电路、 SDRAM 和开关电源 都是高速干扰源，这些器件要远离敏感元器件（如 运放）。>>端接电阻 ：电阻排（排阻），尽量靠近 芯片，可以比去耦电容稍远一点。>>储能电容 ：也要靠近芯片，可以比去耦电容稍远一点。>>>>>>>>>&

41、gt;>>>>>>>>>>>>>>>>>>约束规则 >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>约束规则 设置： SetupConstraintConstraint Manager。（ 1）约束类型 Electrical 设置电气约束， Physical设置物理约束， Spacing设置间距约束

42、， Same Net Spacing设置 Net to Net Spacing 之间的约束规则，Properties设置元件或网络属性， DRC 显示 DRC 错误信息。（ 2）设置和分配 新的 Space约束： Objects右键单击CreateSpacing Cset设定新规则名称设定间距值打开 Net 前加号找到相应的网络 分配约束 。（ 3）设定设计约束： Setup Constraints Modes，在这里设置 要检查的约束规则-哪些规则需要检查，哪些规则不用检查。（ 4）设定默认线宽 ： SetupConstraintsPhysicalLine Width设定最大最小线宽和 Ne

43、ck（走线中穿过狭窄区域的细走线）。（ 5）设定默认过孔 ： SetupConstraintsPhysicalVias选择默认的过孔。（ 6）设定网络线宽 （ Physical）：EditProperties 进入属性编辑命令在 Find栏的 Find By Name 中选择 NET单击 More在 available objects 找到网络（一般是电源和地网络）单击进入SelectedobjectsApply在 available Properties中找到并单击 Physical Constraint Set在右侧 Physical_Constraint_Set中输入约束规则名称Appl

44、y 和 OK在 Physical新建的约束规则中设置 约束线宽 和相应的过孔（线宽与过孔一定要 对应好）。区域约束 规则设置（ BGA 比较常用）：右击 DSN 后边的文件名方法：物理规则（ Physical）下 点击左边的 RegionCreateRegion 输入约束规则名称执行 Shape Polygon/Rectangular/Circular类选择为 Constraint Region，子类为 All画出一个区域即可。设置器件模型，加载 模型库，赋予器件模型：单独显示一个网络 ： SetupConstraint ElectricalDisplay Show rats Net在 Ele

45、ctrical 的 Net 下 wire选中一个网络右键Select。创建 Xnet（跨过端接电阻）：按上面步骤 先显示选中网络Analyze ModelassignmentOK 选中 net 中端接电阻的模型Find Model选中模型AssignOK。创建 ESpiceDevice model：AnalyzeModel assignment OK 选中排阻（端接电阻）Create Model Create ESpiceDevicemodel输入 ModelName/Circuittype/Value/Single Pin(引脚顺序 )/ Common Pin（空着不填 ）OK 。Const

46、raint manager objects显示设置只显示部分网络 ：Setup Constraint Electrical Net wire 先选中部分网络 Objects 右键 Filter 右边勾选 Select Net/Xnet only。创建网络分组 （老版本的 总线）：方法：在 Electrical 下选中网络 右键单击CreatNet Group输入名称OK。拓扑约束 ：与信号完整性相关。方法 1：按上面步骤 先显示需要编辑的网络LogicNet Schedule 点击网络上的第一个引脚拉线 右键Insert T 放置 T 型连接点 单击放下 T 型连接点点击网络上的 第二个引脚回

47、到 T 型连接点 点击网络上的 第三个引脚右击网络 Creat Electrical CSet 选中 Copy Constraints From 命名 OK选中总线中其他网络右键Constraint Set Reference 选中刚才建立的拓扑OKClear 不匹配的拓扑在 All constraint 的 User-Defined 下 右击拓扑名称SigXplorerSetup constraint Wiring 下Schedule下选 Template，下一栏选YES ApplyOKFileUpdate Constraint Manager。方法 2：按上面步骤 先显示需要编辑的网络在

48、Electrical 下选中 DataBus右击SigXplorer 编辑拓扑结构（自动添加 T 型连接点 ） Setup Optional pins选中可选的元件Setupconstraint WiringSchedule下选 Template，下一栏选YES ApplyOKFileUpdate Constraint Manager。关键操作 ：建立 Electrical CSet（ ECSet）。线长约束设置：高速信号线线长约束。设置方法 ：在 Electrical 下用户编辑的 拓扑右击 SigXplorer Setup ConstraintsProp DelayFrom 和 To 中输

49、入元件代号设置最大最小长度FileUpdateConstraint Manager。相对延迟设置（等长走线）：蛇形走线两种等长 走线： T 型连接点分支等长和总线中各条线等长。设置方法 ：用户编辑的 拓扑DataBus右击 SigXplorerSetupConstraintsRel Prop Delay设置 From、To、Scope、 Tol Type 和 Tolerance设置 T 型等长（ Local）和并行线等长（ Global） File Update Constraint Manager。差分规则设置：设置方法 1：Electrical 规则下找到差分对对应网络右击pair使用默认

50、名称或自定义名称Creat直接设置后面的Tolerance。CreatDifferentialWidth、Gap 和 phase设置方法 2：LogicAssign Differential pair选择网络ADDOKSetupConstraintsElectrical直接设置后面的Width 、Gap 和 phase Tolerance。>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>布

51、线 >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>设置颜色： DisplayColor/Visibility设置颜色和各层的关闭打开。特殊方式 显示电源网络 的飞线：EditProperty右边 FindNet/More选中电源和地网络Apply选中 Ratsnest_schedule 选中 Power_GroundApplyOK 。网络的高亮设置： DisplayHighlight选中网络。S

52、etupUser Preference DisplayHighlightDisplay_nohilitefont 。DRC 标记显示方式： SetupUser Preference DisplayVisualDisplay_drcfill 。布线栅格点设置： SetupGrids Grid on 切把栅格点设很小（ 1Mil ）。飞线显示的开关： DisplayShow rats 显示单一网络或显示元件的网络。用不同的颜色 同时高亮不同的网络：用于不同地层的区分。BGA 零件的自动扇出 ：方法：RoutePCB routerFanout by pick点击 BGA 元件。设置：RoutePCB

53、 routerFanout by pick右键 Setup Fanout 设置。自动布线 ：在 Find 窗口点击 More 按钮，弹出 Find by Name or Property 对话框，在 Object type 栏选择 Property，Available objects 列表下将显示之前设计中已经设定过的规则，选择属性至 Selected objects列表。点击 Apply 按钮，将同时弹出 Edit Property 和 Show Properties两个对话框，其中 Edit Property 中列出相关属性，并可对参数进行设置； Show Properties中列出电路中元件、功能、网络的所有相关属性。手动布线 ：执行 RouteConnect 命令，然后点击需要连接的引脚， 开始走线，在走线过程中 Options 窗口用以设置走线方式。布线时常用操作 ：布线命令下OptionVia 下选择过孔Line Lock 下选择