第118讲计数器ppt课件

1、Digital Logic Circuit第17、18讲 计数器第 17、18 讲n 课时授课方案n 课 程 内 容Digital Logic Circuit第17、18讲 计数器内容： 计数器目的与要求： 1. 掌握计数器的概念、分类。 2. 掌握二进制计数器的设计思想、电路构造、任务原理、逻辑功能。 3. 了解十进制计数器的分析方法、逻辑功能描画。 4.掌握计数器的模数变换级联法、反响归零法、反响置数法。重点与难点： 1. 计数器的逻辑功能描画，特别是时序图。 2. 根本概念：计数器、模、分频器。 3. 异步置0和同步置0的区别 。Digital Logic Circuit第17、18讲

2、计数器课堂讨论： 1. 异步二进制计数器的设计思想？ 2. 假设思索延迟时间，异步计数器的形状从1111 0000的过程？ 3. 同步置数时形状 SN 出现吗？ 4. 实现更大容量计数器时，计数器的顺序如何？现代教学方法与手段： 大屏幕投影复习提问： 1. 怎样由JK 、D触发器实现T触发器？ 2. 二进制加法的进位规那么？Digital Logic Circuit第17、18讲 计数器计数器计数器一、计数器一、计数器广义定义：能在输入信号作用下依次经过预定形状的时序逻辑电路。广义定义：能在输入信号作用下依次经过预定形状的时序逻辑电路。狭义定义：能计狭义定义：能计/数脉冲个数的时序逻辑电路，被

3、计数的脉冲称为数脉冲个数的时序逻辑电路，被计数的脉冲称为“计数脉计数脉冲。冲。根本特征：根本特征：1计数器中的计数器中的“数是用触发器的形状组合来表示的，在计数脉冲作用下数是用触发器的形状组合来表示的，在计数脉冲作用下使一组触发器的形状依次转换成不同的形状组合来表示数的添加或减少，使一组触发器的形状依次转换成不同的形状组合来表示数的添加或减少，即可到达计数的目的。即可到达计数的目的。2计数器在运转时，所阅历的形状是周期性的，是在有限个形状中循环，计数器在运转时，所阅历的形状是周期性的，是在有限个形状中循环，通常将一次循环所包含的形状总数称为计数器的通常将一次循环所包含的形状总数称为计数器的“模

4、模M，如，如M=6，那么称为那么称为6进制计数器。进制计数器。Digital Logic Circuit第17、18讲 计数器二、计数器的分类二、计数器的分类 1.按计数进制分按计数进制分二进制计数器：按二进制数运算规律进展计数的电路。二进制计数器：按二进制数运算规律进展计数的电路。十进制计数器：按十进制数运算规律进展计数的电路。十进制计数器：按十进制数运算规律进展计数的电路。恣意进制计数器：上述两种计数器之外的其它进制计数器的统称。如五进制计数恣意进制计数器：上述两种计数器之外的其它进制计数器的统称。如五进制计数器、六十进制计数器等。器、六十进制计数器等。 2.按计数增减分按计数增减分加法计

5、数器：随着计数脉冲的输入作递增计数的电路。加法计数器：随着计数脉冲的输入作递增计数的电路。减法计数器：随着计数脉冲的输入作递减计数的电路。减法计数器：随着计数脉冲的输入作递减计数的电路。加加/减计数器：在加减计数器：在加/减控制信号作用下，可递增计数也可递减计数的电路。又减控制信号作用下，可递增计数也可递减计数的电路。又称为可逆计数器。称为可逆计数器。 3.按计数器中触发器翻转能否同步分按计数器中触发器翻转能否同步分异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号那么由电路内部提供，发生翻转的触

6、发器形状更新有先有后。触发信号那么由电路内部提供，发生翻转的触发器形状更新有先有后。同步计数器：计数脉冲同时加到一切触发器的时钟脉冲输入端，使发生翻转的触同步计数器：计数脉冲同时加到一切触发器的时钟脉冲输入端，使发生翻转的触发器形状同时更新。发器形状同时更新。 显然，同步计数器的计数速度要比异步计数器快得多。显然，同步计数器的计数速度要比异步计数器快得多。Digital Logic Circuit第17、18讲 计数器n计数结果：二进制数n计数规律规那么：计数结果按照二进制数的自然顺序转换，即：n 00 01 10 11n区别于其他进制的特点：n计满：全1，减空：全0n形状总数M=2nn为位数

7、二进制计数器计满产生进位减空产生借位Digital Logic Circuit第17、18讲 计数器二进制计数器的构成n一位二进制计数器TFFT QCPQCPQ(加)Q(减)进位信号借位信号Digital Logic Circuit第17、18讲 计数器多位二进制计数器n每添加一位添加一个FFFF功能？与低位如何衔接？本质：控制高位翻转的方式需求处理Digital Logic Circuit第17、18讲 计数器方法一n高位也用TFF，当高位加1/减1时，由低位向高位提供一个触发边沿，其他时候不提供触发边沿异步二进制计数器加计数减计数Digital Logic Circuit第17、18讲 计

8、数器n思索：假设高位触发器采用下降沿触发，应如何衔接？T触发器的触发沿连 接 规 律上 升 沿下 降 沿加 法 计 数1iiQCP1iiQCP减 法 计 数1iiQCP1iiQCP二进制异步计数器二进制异步计数器级间衔接规律级间衔接规律Digital Logic Circuit第17、18讲 计数器n方法一的缺陷：n任务速度低计满时，111000，从低位到高位逐位翻转，所需时间长n产生过渡形状Q2Q1Q0:111110100000n缺陷产生的根源：异步n改良：异步同步Digital Logic Circuit第17、18讲 计数器方法二n高位用TFF，高位时钟也用CP，当低位计数器计满或减空时

9、，使高位T=1，其他时候，T=0。加计数电路如图T QF1T QF2T QF3CPQ0Q1Q2欲实现减计数，只需将Q端取代加计数电路中的Q端即可。Digital Logic Circuit第17、18讲 计数器计数器的时序图(以三位二进制加法计数器为例)n分频：将CP频率减少m倍的过程，f=fcp/m，m为分频系数，这一过程通常称为对CP作m分频。n如：Q0对CP作二分频n Q1对CP作四分频n Q2对CP作八分频nC PQ0Q1Q2C回想 实验1：3-8译码器设计时仿真波形之输入波形Digital Logic Circuit第17、18讲 计数器计数器的形状转换图n以三位二进制加法计数器为例

10、nnQ2Q1Q0n000 001 010 011n 111 110 101 100 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序： /C nnnQQQ012规范方式简化方式Digital Logic Circuit第17、18讲 计数器4位集成二进制异步加法计数器位集成二进制异步加法计数器74LS197 CP1 CP0 74LS197 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 14 13 12 11 10 9 874LS197 1 2 3 4 5 6 7VCC CR Q3 D3 D1 Q1 CP0CT/LD Q

11、2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/ LD CRDigital Logic Circuit第17、18讲 计数器74LS197功能表功能表数计模数计模数计模16xxxxQ118xxxxx112xxxxx11ddddddddxx010000 xxxxxxx0QQQQDDDDCPCPLDCT/CR001230123!n01n11n2!n3012310CR=0时异步清零。CR=1、CT/LD=0时异步置数。CR=CT/LD=1时，异步加法计数。假设将输入时钟脉冲CP加在CP0端、把Q0与CP1衔接起来，那么构成4位二进制即16进制异步加法计数器。假设将CP加在CP1端

12、，那么构成3位二进制即8进制计数器，FF0不任务。假设只将CP加在CP0端，CP1接0或1，那么构成1位二进制即二进制计数器。Digital Logic Circuit第17、18讲 计数器 74LS161 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/16

13、3CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进展同步二进制计数。CR=LD=1且CPTCPP=0时，计数器形状坚持不变。Digital Logic Circuit第17、18讲 计数器74161(4-Bit Binary Up Counter with Synchronous Load and Asynchronous Clear)Digital Logic Circuit第17、18讲 计数器74163(4-Bit Binary Up Counter with Synchronous Load and Synchronous

14、Clear)Digital Logic Circuit第17、18讲 计数器D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器形状输出端

15、；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形一样。Digital Logic Circuit第17、18讲 计数器4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO LD 74LS193 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1

16、 D2 D3 CR CPU CPDCR是异步清零端，高电平有效；是异步清零端，高电平有效；LD是异步置数端，低电平有效；是异步置数端，低电平有效；CPU是加法计数脉冲输入端；是加法计数脉冲输入端；CPD是减法计数脉冲输入端；是减法计数脉冲输入端； D0D3是并行数据输入端；是并行数据输入端；Q0Q3是计数器形状输出端；是计数器形状输出端； CO是进位脉冲输出端；是进位脉冲输出端；BO是借位脉冲输出端；多个是借位脉冲输出端；多个74LS193级联时，级联时，只需把低位的只需把低位的CO端、端、BO端分别与高位的端分别与高位的CPU、CPD衔接起来，衔接起来，各个芯片的各个芯片的CR端衔接在一同，

17、端衔接在一同，LD端衔接在一同，就可以了。端衔接在一同，就可以了。Digital Logic Circuit第17、18讲 计数器n计数规律：计数结果按照十进制数经过编码的十进制数的自然顺序转换。n加/减：0 1 2 9计满十进制计数器进位借位减空Digital Logic Circuit第17、18讲 计数器选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列顺序： /C nnnnQQQQ0123形状图输出方程：nnQ

18、QC03C 的卡诺图00011110000000100111001000nnQQ23nnQQ01设计义务：十进制同步加法计数器设计义务：十进制同步加法计数器Digital Logic Circuit第17、18讲 计数器(a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01nnQQ0100011110000001010110010100100110000011010010001000110111nnQQ23次态卡诺图nnnnQQQQ0001011(b) 11nQ的卡诺图00011110000000111011001011nnQQ23nnQQ01nn

19、nnnnQQQQQQ101031100011110000100101011101001nnQQ23nnQQ01(c) 12nQ的卡诺图nnnnnnnnnnnnnnQQQQQQQQQQQQQQ20120102120121200011110000010100011011000nnQQ23nnQQ01(d) 13nQ的卡诺图nnnnnnnQQQQQQQ30301213形状方程Digital Logic Circuit第17、18讲 计数器nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1 CFF0 FF1 FF2 FF3Q1Q1Q0Q01CPQ2Q2 1J C

20、11K 1J C1 1K1J C11K&Q3Q3 1J C11K&电路图比较得驱动方程将无效形状10101111分别代入形状方程进展计算，可以验证在CP脉冲作用下都能回到有效形状，电路可以自启动。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011nnnQKQJQ1Digital Logic Circuit第17、18讲 计数器计数器的有效形状、无效形状、自启动n有效形状：计数循环中运用的形状n无效形状：计数循环中未运用的形状n有效循环：有效形状的循环n无效循环：无效形状的循环n自

21、启动：计数器进入无效形状后，在CP作用下能自动前往有效循环的才干。只需无效形状不构成循环，那么必能自启动Digital Logic Circuit第17、18讲 计数器CP1 R0A R0B NC VCC S0A S0B14 13 12 11 10 9 874LS90 1 2 3 4 5 6 7CP0 NC Q0 Q3 GND Q1 Q274LS90S0A S0B R0A R0BQ0 Q3 Q1 Q2CP0CP1(a) 引脚排列图(b) 逻辑功能示意图集集成成十十进进制制异异步步计计数数器器74LS90输 入输 出R0A R0B S0A S0B CP0 CP113121110 nnnnQQQQ

22、 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q1 0 0 0 0 (清 零 )0 0 0 0 (清 零 ) 1 0 0 1 (置9)二 进 制 计 数五 进 制 计 数8421码 十 进 制 计 数 5421码 十 进 制 计 数Digital Logic Circuit第17、18讲 计数器集成十进制同步加法计数器集成十进制同步加法计数器74LS160主要功能与74LS161根本一样，只是实现十进制计数。功能表和进位信号如下。CO=CTTQ3Q0=Q3Q0Digital Logic Circuit第17、18讲 计数器2集成十进制同步加集成十进制同步加/减

23、计数器减计数器74LS19074190是单时钟集成十进制同步可逆计数器，其引脚陈列图和逻辑功能表示图与74191一样。 为异步置数控制端 为计数控制端D0D3为并行数据输入端Q0Q3为输出端 为加/减计数方式控制端CO/BO为进位/借位输出端 为行波时钟输出端LDCTDU /RCD1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2

24、D3 CT U/D CP1异步置数 当 =0时，与CP无关，立刻置数。即D3D2D1D0=d3d2d1d02计数功能： =0、 =1 当 =0时，对应CP脉冲上升沿，十进制加法计数。 当 =1时，对应CP脉冲上升沿，十进制减法计数。3坚持功能：当 时，计数器坚持原来的形状不变。LDLDCTDU /DU /1 LDCTDigital Logic Circuit第17、18讲 计数器十进制同步可逆计数器十进制同步可逆计数器集成十进制同步计数器集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚陈列图、逻辑功能表示图与74161、74163一样，不同的是，74160和74162是

25、十进制同步加法计数器，而74161和74163是4位二进制16进制同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器，其引脚陈列图和逻辑功能表示图与74191一样。74192是双时钟集成十进制同步可逆计数器，其引脚陈列图和逻辑功能表示图与74193一样。把前面引见的十进制加法计数器和十进制减法计数器用与或门组合起来，并用U/D作为加减控制信号，即可获得十进制同步可逆计数器。Digital Logic Circuit第17、18讲 计数器N进制恣意进制计数器n计数规律：计数结果按N进制

26、数的自然顺序转换。n加/减：0 1 2 N-2 N-1n集成产品不能够制造出恣意进制计数器，这就需求运用现有的其他进制计数器构成N进制恣意进制计数器计满借位减空进位Digital Logic Circuit第17、18讲 计数器1、用假设干小进制计数器构成大进制计数器 串接 N=N1*N2串接方式：按异步方式衔接N1计CP脉冲个数，N2计N1的进位C的脉冲个数按同步方式衔接N1N2进位加1借位减1N1N2CTTCTPCCPCTT,CTP为计数控制端，参见74LS160功能表Digital Logic Circuit第17、18讲 计数器用74161实现16x16256Digital Logic

27、 Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器2、用大进制计数器构成小进制计数器n大进制N小进制MnN个形状只用M个形状，且M个形状构成循环。n如何构成循环？n设法让N进制计数器在顺序计数过程中跳越N-M个形状，从而获得M进制计数器。实现形状跳越有两种方法：n复位法由于是靠形状反响产生复位控制信号，又称反响复位法、反响归零法n置位法由于是靠形状反响产生置数控制信号，又称反响置数法Digital Logic Circuit第17、18讲 计数器异步复位法原理n设原有的计数器为N

28、进制，当它从起始形状S0开场计数并接纳了M个脉冲以后，电路进入SM形状。假设这时利用SM形状产生一个异步复位信号将计数器置成S0形状，这样就可以跳越N-M个形状而得到M进制计数分频器了。S0S1S2S3SM-1SMSN-2SN-1异步复位阐明：1、SM为暂态，一旦复位信号产生，SM就会被S0取代。2、适用于进展模数变换的计数器具有异步复位端不依赖时钟CP。Digital Logic Circuit第17、18讲 计数器用74161实现1612异步清零Digital Logic Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器Digital L

29、ogic Circuit第17、18讲 计数器同步复位法原理n设原有的计数器为N进制，当它从起始形状S0开场计数并接纳了M-1个脉冲以后，电路进入SM-1形状。假设这时利用SM-1形状产生一个同步复位信号，当下一个CP脉冲到来时，计数器将置成S0形状，这样就可以跳越N-M个形状而得到M进制计数分频器了。S0S1S2S3SM-1SMSN-2SN-1同步复位阐明：1、SM-1为稳态，即使复位信号产生，也要等到下一个CP脉冲到来以后，SM-1才会被S0取代。2、适用于进展模数变换的计数器具有同步复位端依赖时钟信号。Digital Logic Circuit第17、18讲 计数器用74163实现161

30、2Digital Logic Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器异步置位法原理n置位法是利用给计数器反复置入某个数值的方法跳越N-M个形状而得到M进制计数分频器的。置数操作可以在S0形状进展，也可以在其他形状进展。阐明：1、S0为暂态，一旦置位信号产生，S0就会被SN-M取代。2、适用于进展模数变换的计数器具有异步置数端不依赖时钟信号。S0S1SN-MSiSN-2SN-1异步置位Digital Logic Circuit第17、18讲 计数器用74191实现1612

31、(用加计数，计数循环运用314)Digital Logic Circuit第17、18讲 计数器连线图Digital Logic Circuit第17、18讲 计数器仿真结果Digital Logic Circuit第17、18讲 计数器同步置位法原理n置位法是利用给计数器反复置入某个数值的方法跳越N-M个形状而得到M进制计数分频器的。置数操作可以在SN-1形状进展，也可以在其他形状进展。阐明：1、SN-1为稳态，即使置位信号产生，也要等到下一个CP到来以后SN-1才会被SN-M取代。2、适用于进展模数变换的计数器具有同步置数端依赖时钟信号。S0S1SN-MSiSN-2SN-1同步置位Digi

32、tal Logic Circuit第17、18讲 计数器用74161实现1612(同步置数)Digital Logic Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器 在前面引见的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90那么具有异步清零和异步置

33、9功能。Digital Logic Circuit第17、18讲 计数器Digital Logic Circuit第17、18讲 计数器反响置数法获得N进制计数器的步骤A 写出计数器形状的二进制代码。 利用异步置数输入端获得N进制计数器时，写出SN对应的二进制代码。 利用同步置数输入端获得N进制计数器时，写出SN-1对应的二进制代码。B 写出反响归零函数。 根据SN或SN-1写出置数端的逻辑表达式。C 画连线图。 主要根据反响置数函数画连线图。Digital Logic Circuit第17、18讲 计数器例1 用74LS163来构成一个十二进制计数器。1写出形状SN-1的二进制代码。3画连线

34、图。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用 同 步清 零 端 CR 归 零 74LS163nnnNNQQQPPPPLDCR013111111,SN-1S12-1S1110112求归零逻辑。D0D3可随意处置可随意处置D0D3必需都接必需都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同 步 置 数 端 LD 归 零 74LS163Digital Logic Circuit第17、18讲 计数器例2 用74LS197来构成一个十二进制计数器。1写出形状S

35、N的二进制代码。3画连线图。nnNNQQPPPPLDCTCR23112,/SNS1211002求归零逻辑。D0D3可随意处置可随意处置D0D3必需都接必需都接0 CT/LD CR CP1 CP0 Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(a) 用 异 步清 零 端 CR 归 零CP 74LS197CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(b) 用异步置数端 CT/LD 归零 74LS197Digital Logic Circuit第17、18讲 计数器例3 用74LS161来构成一个十二进制计数器。nnQQCR23SN

36、S121100D0D3可随意处置可随意处置D0D3必需都接必需都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用异步清零端 CR 归零 74LS161用 异 步 清 零 端CR归 零用 同 步 置 数 端LD归 零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置数端 LD 归零 74LS161Digital Logic Circuit第17、18讲 计数器例4 用74LS161构成10进制计数器解：用同步置数控制端实现。1假设从0000开场计数。 那么D3D2D1D0=0000。 1写出SN-1的二进制代码： SN-1 = S10-1=S9 =1001 2写出反响归零置数函数。由于计数器从0开场计数，因此反响归零函数为： 3画连线图。03QQLD Digital Logic Circuit第17、18讲 计数器例5 用74LS160实现7进制计数器解：用同步置数控制端归零。思索：假设用异步清零端归零如何实现？ 1写出SN-1的二进制代码 SN-1=S7-1=S6=0110