可编程实验报告

1、广东水利电力技术学院实验报告课程名称实验项目名称学生班学生姓同组学生姓名2013年03.月26_日刖百课堂上，老师教我们实验的步骤，但有关实验的课程，理论课固然要有一定的基础，动手去实验它，亲手把那个看起来颇为复杂的东西给弄个明白，才能更加深刻的将知识印入脑中，有利加强学生的动手能力，同时能促进同组人的分工更为合理和团结精神的培养。目录一、实验的目的和要求二、实验方案设计及其原理三、硬件要求四、设计步骤五、源程序和下载结果六、实验结果分析七、实验收获和体验一、实验的目的和要求进一步熟悉EDAWVHDL的程序设计方法，熟练所学课程一些基本常用的软件，如此次的QuartusII,实操该软件的基本操

2、作，学习掌握VHDL勺描述方法，进一步掌握应用EDA常用工具进行组合逻辑电路的设计、分析、仿真等技巧。复习优先编码器的原理，学习编码器的设计实现方法，深入了解8-3优先编码器的特性等。二、实验方案设计及其原理本实验根据真值表用if-then结构实现8-3优先编码器输入I7I6I5I4I3I2I1I0输出Y2Y1Y01XXXXXXX01XXXXXX001XXXXX0001XXXX00001XXX000001XX0000001X00000001111110101100011010001000对照真值表，列出不同的逻辑状态，分情况依次输出与输入的对应关系。优先编码器允许多个输入信号同时有效，当同时有

3、几个输入有效时，将输出优先级高的那个输入所对应的二进制编码。三、硬件要求主芯片EPM240T100C58个开关、3个LED灯。四、设计步骤1按照QuartusII的适用步骤，参考8-3编码器的相关资料，禾用QuartusII完成8-3编码器的文本输入和仿真等步骤，给出VHDL程序及仿真波形。2下载到下载板进行验证，记录管脚设置。五、源程序和下载结果源程序：libraryieee;useieee.std_logic_1164.all;entityyxbianmaisport(i:instd_logic_vector(7downto0);y:outstd_logic_vector(2downto0

4、);endyxbianma;architectureoneofyxbianmaisbeginprocess(i)beginifi(7)='1'theny<="111"elsifi(6)='1'theny<="110"elsifi(5)='1'theny<="101"elsifi(4)='1'theny<="100"elsifi(3)='1'theny<="011"elsifi(2)=&#

5、39;1'theny<="010"elsifi(1)='1'theny<="001"elsifi(0)='1'theny<="000"endif;endprocess;endone;结果：8个输入，3个输出，所有输入信号按优先顺序排队，实验中I7的优先级最高，I6次之，依此类推，I0最低。六、实验结果分析实验的开始，总是有点小问题，因为编写的程序有一点小小的不同，该程序就无法执行，另外，下载板的数据连接线也有些问题，无法将编成的程序下载进下载板。一直以为是自己编写的程序有问题，于是纠结几节课，颇为落后他人。I7I0的输入段用开关控制其对应的二进制，是1或者0,当I7为1的时候，无论其他的七个输入端是什么状态，显示数码管的由I7决定。当17=0时，而此时I6为1的时候，无论I5'I0的输入是什么状态，都改变不了此时的显示数码管状态，依此下去，按优先级的高低进行着八、实验收获和体验能够从多次失败的结果总结出经验，编程的时候应该细心谨慎，很多课堂上听不懂的东西，通过自己动手，可以有自己理清思路，一点点的将不懂得的知识补全。同时，团队合作是个必不可少的重要因素，不仅将来在社会上发挥着很大作用，还能通过分工合作，调动组员的积极性，相互讨论那些出错的地方