《数字电子技术实验》ppt课件

1、 数字电子技术实验数字电子技术实验实验一实验一 根本逻辑门电路实验根本逻辑门电路实验一、根本逻辑门电路性能参数测试一实验目的一实验目的. .掌握掌握TTLTTL与非门、与或非门和异或门输入与输出之间的逻辑关系。与非门、与或非门和异或门输入与输出之间的逻辑关系。. .熟习熟习TTLTTL中、小规模集成电路的外型、管脚和运用方法。中、小规模集成电路的外型、管脚和运用方法。二实验所用器件二实验所用器件. .二输入四与非门二输入四与非门74LS00 174LS00 1片片. .二输入四或非门二输入四或非门74LS02 174LS02 1片片. .二输入四异或门二输入四异或门74LS86 174LS86

2、 1片片三实验内容测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。1.将器件的引脚与实验台的“地GND衔接，四实验提示1.将器件的引脚与实验台的“地GND衔接，将器件的引脚与实验台的十5衔接。2.用实验台的电平开关输出作为被测器件的输入。拨动开关，那么改动器件的输入电平。3.将被测器件的输出引脚与实验台上的电平指示灯(LED)衔接。指示灯亮表示输出低电平逻辑为，指示灯灭表示输出高电平逻辑为1。 五实验接线图及实验结果 74LS00中包含个二

3、输入与非门，7402中包含个二输入或非门，7486中包含个二输入异或门，它们的引脚分配图见附录。下面各画出测试7400第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门时的接线图与之类似。测试时各器件的引脚接地，引脚接十。图中的1、2接电平开关输出端，LED0是电平指示灯。1、测试74LS00逻辑关系接线图及测试结果输 入输 出引脚1引脚3引脚2K1K2123LED0LHLLLLHHHHHH图1.1 测试74LS00逻辑关系接线图表1.1 74LS00真值表2、测试74LS02逻辑关系接线图及测试结果输 入输 出引脚2引脚1引脚3K1K2123LED0LHLLLLHHHH图1.2 测试74

4、LS28逻辑关系接线图表1.2 74LS28真值表LL3、测试74LS86逻辑关系接线图及测试结果输 入输 出引脚1引脚3引脚2K1K2123LED0LLLLLHHHH图1.3 测试74LS86逻辑关系接线图表1.3 74LS86真值表LHH二 、 TTL、HC和HCT器件的电压传输特性( (一一) )、实验目的、实验目的 . .掌握掌握TTLTTL、HCTHCT和和 HC HC器件的传输特性。器件的传输特性。 . .掌握万用表的运用方法。掌握万用表的运用方法。( (二二) )、实验所用器件、实验所用器件 . .六反相器片六反相器片 . .六反相器片六反相器片 . .六反相器片六反相器片三、实

5、验内容三、实验内容. .测试测试TTLTTL器件一个非门的传输特性。器件一个非门的传输特性。. .测试测试HCHC器件一个非门的传输特性。器件一个非门的传输特性。. .测试测试HCTHCT器件一个非门的传输特性。器件一个非门的传输特性。四、实验提示.留意被测器件的引脚和引脚分别接地和十5。.将实验台上.电位器RTL的电压输出端衔接到被测非门的输入端，RTL的输出端电压作为被测非门的输入电压。旋转电位器改动非门的输入电压值。.按步长0.2调整非门输入电压。首先用万用表监视非门输入电压，调好输入电压后，用万用表丈量非门的输出电压，并记录下来。二 、 TTL、HC和HCT器件的电压传输特性五、实验接

6、线图及实验结果 .实验接线图由于 74LS04、74HC04和 74HCT04的逻辑功能一样，因此三个实验的接线图是一样的。下面以第一个逻辑门为例，画出实验接线图电压表表示电压测试点如右图vv4.7K12+5V图2.1 实验二接图二 、 TTL、HC和HCT器件的电压传输特性输入Vi(V)输出Vo74LS0474HC0474HCT040.00.2 1.21.44.85.0.输出无负载时74LS04、74HC04、74HCT04电压传输特性测试数据二 、 TTL、HC和HCT器件的电压传输特性 图 2 . 2 7 4 L S 0 4 电 压 传 输 特 性 曲 线01234512345V o (

7、 V )VI( V )01234512345V o ( V )VI( V )图 2 . 3 7 4 H C 0 4 电 压 传 输 特 性 曲 线图 2 . 4 7 4 H C T 0 4 电 压 传 输 特 性 曲 线01234512345V o ( V )VI( V ).输出无负载时74LS04、74HC04和 74HCT04电压传输特性曲线。 .比较三条电压传输特性曲线的特点。 虽然只对三个芯片在输出无负载情况下进展了电压传输特性测试，但是从图.、图.和图.4所示的三条电压传输特性曲线仍可以得出以下观念: 174LS芯片的最大输入低电平V低于74HC芯片的最大输入低电平V，74LS芯片的

8、最小输入高电平低于74HC芯片的最小输出高电平。 74LS芯片的最大输入低电平、最小输入高电平与74HCT芯片的最大输入低电平、 最小输出高电平一样。 74LS芯片的最大输出低电平高于74HC芯片和74HCT芯片的最大输出低电平。74LS芯片的最小输出高电平低于74HC芯片和74HCT芯片的最小输出高电平。 74HC芯片的最大输出低电平 、最小输出高电平 与 74HCT芯片的最大输出低电平、最小输出高电平一样。二 、 TTL、HC和HCT器件的电压传输特性 5在不思索输出负载才干的情况下，从上述观念可以得出下面的推论74H CT芯片和74HC芯片的输出可以作为 74LS芯片的输入运用。74LS

9、芯片的输出可以作为74HCT芯片的输入运用。 实践上，在思索输出负载才干的情况下，上述的推论也是正确的。该当指出，虽然在教科书中和各种器件资料中，74LS芯片的输出作为74HC芯片的输入运用时，引荐的方法是在74LS 芯片的输出和十5电源之间接一个几千欧的上拉电阻，但是由于对74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片的输出高电平普通在.5V4.5V之间，因此在大多数的运用中，74LS芯片的输出也可以直接作为74HC芯片的输入。二 、 TTL、HC和HCT器件的电压传输特性 三、逻辑门控制电路1.用与非门和异或门安装如下图的电路。检验它的真值表，阐明其功能。AB CY控制

10、输入端（a)（b）图1.3 （a）多重控制门，（b）真值表输入控制端B C输出Y0 00 11 01 1AA10三、逻辑门控制电路2、用个三输入端与非门IC芯片74LS10安装如下图的电路 从实验台上的时钟脉冲输出端口选择两个不同频率约 7khz和 14khz的脉冲信号分别加到0和1端。对应 和 端数字信号的一切能够组合，察看并画出输出端的波形，并由此得出和及/的功能。 图 1 . 9 实 验 逻 辑 电 路数 据 输 出BBS选 通选 择 线X0X1数 据 输 入实验二实验二 组合逻辑电路部件实验组合逻辑电路部件实验实验目的： 掌握逻辑电路设计的根本方法 掌握EDA工具MAX-PlusII的

11、原理图输入方法 掌握MAX-PlusII的逻辑电路编译、波形仿真的方法 组合逻辑电路部件实验实验内容组合逻辑电路部件实验实验内容 利用EDA工具MAX-PlusII的原理图输入法，分别输入74、7483图元符号；建立74、7483的仿真波形文件，并进展波形仿真，记录波形；分析74、7483逻辑关系。 1)3-8译码器74的波形仿真 2)4位二进制加法器7483的波形仿真 位二进制加法器集成电路 74LS83中，和 是两个位二进制数的输入端，Cout，S3,S2,S1,S0是位输出端。Cin是进位输入端，而Cout是进位输出端。一逻辑单元电路的波形仿真二简单逻辑电路设计 根据标题要求，利用EDA

12、工具MAX-PlusII的原理图输入法，输入设计的电路图；建立相应仿真波形文件，并进展波形仿真，记录波形和输入与输出的时延差；分析设计电路的正确性。 组合逻辑电路部件实验实验内容组合逻辑电路部件实验实验内容1. 设计一个2-4译码器E为允许使能输入线，A1、A2为译码器输入，Q0、Q1、Q2、Q3分别为输出， 为恣意形状 。输入输出EA1A2Q0Q1Q2Q31111100001110110111011011111102-4译码器功能表如下2.设计并实现一个4位二进制全加器1 二进制全加器原理 一个位二进制加法运算数字电路是由一个半加器和1个全加器组成。它把两个位二进制数作为输入信号。产生一个1

13、位二进制数作它的和。如下图。用全加器构成的位二进制加法器 图中和是用来相加的两n位输入信号，n-1，n-1，n-2，2,1,0是它们的和。在该电路中对0和0相加是用一个半加器，对其它位都用全加器。假设需求串接这些电路以添加相加的位数，那么它的第一级也必需是一个全加器。2设计步骤 设计1位二进制全加器，逻辑表达式如下： Sn=An Bn Cn-1 Cn= AnBnCn-1(An Bn) An是被加数， Bn是加数，Sn是和数，Cn是向高位的进位，Cn-1是低位的进位。 利用1位二进制全加器构成一个4位二进制全加器3.交叉口通行灯逻辑问题的实现 图表示一条主干公路东一面与一条二级道路的交叉点。车辆

14、探测器沿着A、B、C和D线放置。当没有发现车辆时，这些敏感组件的输出为低电平0。当发现有车辆时，输出为高电平“1。交叉口通行灯根据以下逻辑关系控制: 交叉口通行灯逻辑问题的实现a东一西灯任何时候都是绿的条件 1C和D线均被占用； 2没有发现车辆； 3当A、B线没同的占用时，C或D任一条线被占用； b南一北灯任问时候都是绿的条件 1A和B线均被占用，而C和D线均未占用或只占用 一条线； 2当C和D均未被占用时，A或B任一条线被占用。交叉口通行灯逻辑问题的实现 电路应有两个输出端，南北SN和东西EW，输出高电平对应绿灯亮，输出低电平对应红灯亮。 用敏感组件的输出作为逻辑电路输入信号，对所给的逻辑形

15、状建立一个真值表，化简后得最简逻辑表达式，用与非门实现该电路、并用波形仿真设计电路的功能，分析其正确性之。4.设计一个7位奇/偶校验器 奇/偶校验代码是在计算机中常用的一种可靠性代码。它由信息码和一位附加位奇/偶校验位组成。这位校验位的取值(0或1)将使整个代码串中的1的个数为奇数奇校验代码或为偶数偶校验代码。 (1) 奇/偶校验位发生器 (A) 奇/偶校验位发生器就是根据输入信息码产生相应的校验位。如图是4位信息码的奇校验位发生器电路。可推知:当B3B4B2B1中的1的个数为偶数时此奇校验位发生器输出的校验位P为1，反之为0。PX3X1X2B3B4B2B11 代码分别为a0、a1、a2、a3

16、、a4、a5、a6;奇校验位为P，偶校验位为E。逻辑表达式如下： /P=a0 a1 a2 a3 a4 a5 a6 E= P。 (B) 设计一个7位二进制奇/偶校验位发生器2 奇/偶校验代码校验器 (A) 奇/偶校验器用于检验奇(偶)校验代码在传送和存储中有否出现过失，它具有发现一切奇数个位数错的才干。 (B)设计一个8位二进制奇校验器 代码分别为a0、a1、a2、a3、a4、a5、a6、 /p的奇校验器。逻辑表达式如下： S= a0 a1 a2 a3 a4 a5 a6 P 显然，当校验器的输入代码a0a1a2a3a4a5a6 /p中1的个数为奇数时，校验器的输出S为1、反之S为0。5.设计一个

17、四选一的数据选择器电路 数据选择器又称输入多路选择器、多路开关。它的功能是在选择信号的控制下，从假设干路输入数据中选择某一路输入数据作为输出。 数 据 选 择 器E. . . . . . .YD1DnD2C1Cm数 据 选 择 端使 能 端数据输入端输 出 端E是选通使能端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据，F是输出端。选通选择信号 四路数据 输出 EA1A0DF1 0000D0D3 D0001D0D3 D1010D0D3 D2011D0D3 D3一个四选一数据选择器功能表6.设计一个1:4数据分配器 数据分配器的功能是在选通G和选择信号(Cn)线的控制下将一路

18、输入数据D分别分配给相应的输出端Yn。 G 是选通使能端，S1、S0分别是选择端，D是一路输入数据，Y0、Y1、Y2、Y3分别是选择的输出。输入输出GS1S0DY0Y1Y2Y31 1111000DD111001D1D11010D11D1011D111D1:4数据分配器功能表7.设计并实现2位二进制数字比较器功能描画：比较A1A0和B1B0两个2位二进制数：En使能端，En=1有效。当A1A0B1B0时，电路输出端E=1，其它情况时E=0；当A1A0B1B0时，电路输出端L=1, 其它情况时L=0；当A1A0B1B0时，电路输出端S=1, 其它情况时S=0；对设计的电路进展波形仿真,记录结果。实

19、验三实验三 时序电路设计时序电路设计一触发器实验实验目的1掌握RS触发器、D触发器、JK触发器的任务原理。2学会正确运用RS触发器、D触发器、JK触发器。实验内容 1. 用 74LS00构成一个 RS 触发器。给出R、S波形序列，进展波形仿真，阐明RS触发器的功能。 2. D触发器DFF 或双D触发器74LS74中一个D触发器功能测试。 D触发器的输入端口CLR是复位或清零，PRN是置位；给定D数据、CLK时钟波形序列，进展波形仿真，记录输入与输出Q波形。阐明D触发器是电平触发还是上升沿触发，分析缘由。 3. JK触发器JKFF或双JK触发器74LS73、74LS76中一个JK触发器功能测试与

20、分析。 JK触发器输入端口CLR是复位端，PRN是置位端，CLKS是时钟。给出CK，J，K的波形，仿真JK触发器的功能，阐明JK触发器的CLK何时有效。 D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发 二简单时序电路设计实验实验目的学习利用EDA工具设计简单时序电路。掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法实验内容1.用D触发器DFF或74LS74构成的4位二进制计数器分频器 (1) 输入所设计的4位二进制计数器电路并编译。 (2) 建立波形文件，对所设计电路进展波形仿真。并记录Q0、Q1、Q2、Q3的形状。 (3) 对所设计电路进展器件编程。将CLK引

21、脚衔接到实验系统的单脉冲输出插孔，4位二进制计数器输出端Q0、Q1、Q2、Q3衔接到LED显示灯，CLR、PRN端分别衔接到实验系统两个开关的输出插孔。 (4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况。2异步计数器 异步计数器是指输入时钟信号只作用于计数单元中的最低位触发器，各触发器之间相互串行，由低一位触发器的输出逐个向高一位触发器传送，进位信号而使得触发器逐级翻转，所以前级形状的变化是下级变化的条件，只需低位触发器翻转后才干产生进位信号使高位触发器翻转。1计数器单元电路仿真a)用74LS93构成一个2位十六进制计数器，并进展波形仿

22、真，74LS93图示如下。b)用74LS90构成一个2位BCD码计数器，并进展波形仿真。n74LS90图示如下2设计异步十进制计数器a) 用JK触发器JKFF或双JK触发器74LS73、7476构成1位十进制计数器或BCD计数器 JK触发器b) 对所设计的计数器，建立相应波形文件，进展波形仿真。并记录计数值Q0、Q1、Q2、Q3的形状。c)对设计的计数器进展器件编程、连线，由时钟端 CLK输入单脉冲，测试并记录 Q0、Q1、Q2、Q3的形状变化，验证设计电路的正确性。3.移位存放器n移位存放器一种能存放二进制代码，并能在时钟控制下对代码进展右移或左移的同步时序电路。计算机执行四那么运算和逻辑移

23、位等指令少不了移位存放器，此外，移位存放器还可用于计算机的串行传输口的串并行信息转换电路。 1)集成移位存放器波形仿真 74LS95是4位并/串输入，并行输出，双向移位的移位存放器。移位存放器用JK触发器设计一个4位串行输入，并行输出右移存放器。 针对所设计电路建立相应的波形仿真文件，进展波形仿真，器件编程，验证所设计电路的正确性。用JK触发器设计4位并行输入，串行输出右移存放器。 对所设计的4位右移存放器建立相应波形仿真文件，进展波形仿真。4.自循环存放器1用D触发器DFF 或74LS74构成一个四位自循环存放器。 方法是第一级的 Q端接第二级的 D端， 依次类推，最后第四级的Q端接第一级的

24、D端。四个D触发器的CLK端衔接在一同，然后接单脉冲时钟。2对设计的电路建立相应的波形仿真文件，进展波形仿真。 将触发器Q0置1即PRN0输入一个负脉冲， Q1、Q2、Q3清0即CLR1、CLR2、CLR3输入一个负脉冲。3进展器件编程定义自循环存放器的输入/输出引脚号。4连线验证所设计电路的正确性 预置初始形状与波形仿真一样，自循环存放器的PRNi和CLRi端衔接到开关的电平输出插空，输入端CLK引脚衔接到实验系统的单脉冲输出插孔，输出端Q0、Q1、Q2、Q3衔接到LED显示灯。由时钟CLK输入端输入单脉冲，察看并记录Q0、Q1、Q2、Q3的形状变化。 5同步计数器 所谓同步计数器是指计数器

25、中各触发器一致运用同一输入输入时钟脉冲计数脉冲信号，在同一时辰一切触发器同时翻转并产生进位信号。 (1)用74LS191构成一个2位十六进制计数器，并进展波形仿真。(2)用74LS160构成一个2位BCD码计数器，并进展波形仿真。实验四 基于VHDL的根本逻辑电路设计实验目的： 学会运用VHDL言语设计数字单元电路的方法。 掌握用VHDL言语设计的数字单元电路的调试，波形仿真的方法。一基于VHDL的组合逻辑电路设计 用VHDL言语编写实现以下器件功能的程序并进展编译、波形仿真。1.二输入与非门2.三态门电路与总线缓冲器3.BCD-7段LED译码器4.设计一个1:4数据分配器功能阐明见实验二.(二).6 5.设计一个四位的全加器功能阐明见实验二.(二).2 6.设计一个7位奇偶校验电路功能阐明见实验二.(二).4 7.数字比较器，设计4位二进制数字比较器 二基于VHDL的时序电路设计 用VHDL言语编写实现以下器件功能的程序并进展编译、波形仿真与器件编程，并测试其功能。1触发器和锁存器：设计一个D触发器2计数器，设计一位十进制计数器BCD码计数器注：VHDL程序范例见附件1“六进制计数器 二时序电路设计34位移位存放器设计 a. 4位右移存放器功能要求，四位数据并行一次输入，串行右移依次输出，高位填充“0。 b. 4位左移存放器2功能要求，四位数据串行左移依次输入，