WLAN80211b1中交换内存和总线接口的设计论文

1、. . . . 1 / 32WLANWLAN 802.11b802.11b 中中交换存和总线接口的设计交换存和总线接口的设计摘要：摘要：嵌入式系统（Embedded System）被定义为：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式系统是将先进的计算机技术、半导体技术和电子技术和各个行业的具体应用相结合后的产物。随着 EDI（Electronic Data Interchange）的推广和 VLSI(Very Large Scale Integration)设计的普与化，与半导体工艺的迅速发展，在一个硅片上实现

2、一个更为复杂的系统的时代已来临，这就是 System On Chip(SOC)。各种通用处理器核将作为 SOC设计公司的标准库，和许多其它嵌入式系统外设一样，成为 VLSI 设计中一种标准的器件，用标准的 VHDL 等语言描述，存储在器件库中。用户只需定义出其整个应用系统，仿真通过后就可以将设计图交给半导体工厂制作样品。在嵌入式系统（Embedded System）的设计中， 外设都必须通过数据和地址总线和微处理器连接，SOC（system-on-chip，片上系统）的复杂性要求各个宏模块（MACRO）的连接（Interface）规化。 同时为了没有冲突的共享各自的信息， 常常会开辟一个公共的

3、存储空间（Exchange Memory）.本文主要介绍了 802.11bWLAN(Wireless Local Area Network)芯片中总线接口（Bus Interface）和公共存储器(Exchange Memory)的设计.第一章简要介绍了嵌入式系统和 WLAN 802.11b, 提供了一定的背景并给出了系统的总框架。第二章重点介绍了 MicroBlaze Embedded System 中使用的 OPB Bus 技术， 为 Bus Interface 的设计提供规则和方向第三章介绍 Exchange Memory 的设计， 基于双口 RAM， 实行 itom Bus 的仲裁机制

4、第四章介绍 Bus Interface 的设计，主要就是根据 OPB Bus 设计和 Itom Bus 的接口互联。统一编址使软硬件高速方便的结合。虽然这里很详细的描述了适用于 802.11b 的两个模块的设计， 但是整个设计思路和方法通用于各种 SOC 的 Bus Interface 和 Exchange Memory。关键词：关键词：Exchange Memory，Itom Bus，MicroBlaze Embedded System ，OPB Bus，Bus . . . . 2 / 32Interface。ExchangeExchange MemoryMemory & &

5、 BusBus InterfaceInterface forfor WLANWLAN 802.11802.11ABSTRACT:ABSTRACT:EmbeddedEmbedded SystemSystem isis dedicateddedicated computercomputer - application-centered,application-centered, technology-basedtechnology-based - inin contrastcontrast toto general-purposegeneral-purpose computercomputer i

6、nin everydayeveryday life.life. WithWith thethe spreadspread ofof EDIEDI (Electronic(Electronic DataData Interchange)Interchange) andand thethe popularizationpopularization ofof VLSIVLSI (Very(Very LargeLarge ScaleScale Integration)Integration) Design,Design, thethe rapidrapid developmentdevelopment

7、 ofof SemiconductorSemiconductor TechnologyTechnology bringsbrings alongalong thethe eraera ofof SOCSOC (System(System onon Chip).Chip).InIn anan embeddedembedded systemsystem design,design, thethe peripheralsperipherals (for(for example,example, timers,timers, DMA,DMA, interruptinterrupt controller

8、,controller, customcustom applications,applications, etc.)etc.) mustmust bebe connectedconnected toto thethe microprocessormicroprocessor usingusing thethe datadata andand addressaddress buses.buses. TheThe complexitycomplexity ofof system-on-system-on-chipchip (SOC)(SOC) devicesdevices makesmakes s

9、tandardizingstandardizing thethe connectionconnection ofof differentdifferent macromacro cellscells oneone ofof thethe toptop prioritiespriorities inin definingdefining anan embeddedembedded system.system. AtAt thethe samesame time,time, inin orderorder toto shareshare informationinformation without

10、without conflicts,conflicts, a a specificspecific areaarea isis setset asideaside asas ExchangeExchange Memory.Memory.ThisThis thesisthesis concentratesconcentrates onon thethe designdesign ofof ExchangeExchange MemoryMemory andand BusBus InterfaceInterface forfor thethe WLANWLAN (Wireless(Wireless

11、LocalLocal AreaArea Network)Network) 802.11b.802.11b.ChapterChapter 1 1 isis toto provideprovide thethe necessarynecessary backgroundsbackgrounds suchsuch asas EmbeddedEmbedded SystemSystem andand WLANWLAN 802.11b,802.11b, thethe wholewhole architecturearchitecture isis presentedpresented inin theth

12、e endend withwith emphasisemphasis onon mymy job.job.ChapterChapter 2 2 introducesintroduces thethe IBMsIBMs OPBOPB (On-chip(On-chip PeripheralPeripheral Bus)Bus) TechnologyTechnology usedused withinwithin XilinxsXilinxs MicroBlazeMicroBlaze EmbeddedEmbedded System,System, asas principlesprinciples

13、andand guidelinesguidelines forfor laterlater design.design.ChapterChapter 3 3 elaborateselaborates onon ExchangeExchange MemoryMemory Design,Design, whichwhich isis basedbased onon DualDual RAMRAM architecturearchitecture andand reliesrelies onon ITOMITOM BUSBUS toto arbitratearbitrate forfor acces

14、saccess ofof memory.memory.ChapterChapter 4 4 elaborateselaborates onon BusBus InterfaceInterface Design,Design, whichwhich isis mainlymainly toto connectconnect OPBOPB withwith ItomItom bus.bus. UnifiedUnified addressingaddressing isis thethe spotspot lightlight forfor fastfast andand easyeasy coop

15、erationcooperation betweenbetween softwaressoftwares andand hardwares.hardwares.AlthoughAlthough thethe twotwo modulesmodules areare designeddesigned forfor 802.11b,802.11b, thethe overalloverall ideaidea andand methodmethod isis applicableapplicable forfor mostmost ifif notnot allall ExchangeExchan

16、ge MemoryMemory andand BusBus InterfaceInterface inin SOC.SOC. . . . 3 / 32INDEX:INDEX:ExchangeExchange MemoryMemory，ItomItom BusBus，MicroBlazeMicroBlaze EmbeddedEmbedded SystemSystem ，OPBOPB BusBus，BusBus Interface.Interface. . . . 4 / 32CONTENTSCONTENTS目录目录摘摘 要要(ABSTRACT)(ABSTRACT)- - 1 1 - -目目 录录

17、(CONTENTS)(CONTENTS)- - 3 3 - -第一章概述和背景第一章概述和背景- - 5 5 - -1.11.1 嵌入式系统和嵌入式系统和 SOCSOC- - 5 5 - -.1 概念概念- - 5 5 - -1.1.2SOC1.1.2SOC 设计趋势设计趋势- - 5 5 - -1.2WLAN802.111.2WLAN802.11- - 6 6 - -1.2.1IEEE1.2.1IEEE 802.11802.11 协议协议- - 6 6 - -.2 技术特点技术特点- - 6 6 - -1.31.3 介质访问控制器介质访问控制器- - 7 7

18、- -.1 框图框图- - 7 7 - -.2我的工作我的工作.- - 8 8 - -第二章第二章 OPBOPB 总线技术总线技术- - 9 9 - -2.1X2.1XILINXILINXS S M MICROICROB BLAZELAZE E EMBEDDEDMBEDDED S SYSTEMYSTEM- - 9 9 - -2.1.1MicroBlaze2.1.1MicroBlaze 软核软核- - 9 9 - -.2 总线互联总线互联- - 9 9 - -.3 OPBOPB 外设外设- - 9 9 - -2.22.2 IBMIB

19、MS S OPBOPB BUSBUS- - 9 9 - -.1 基于基于 MicroBlazeMicroBlaze 嵌入式系统的框图嵌入式系统的框图- - 1010 - -2.32.3 OPBOPB 和和 SLAVESLAVE 的接口信号的接口信号- - 1010 - -.1 框图框图- - 1010 - -.2 全局信号全局信号- - 1111 - -.3 接口信号接口信号- - 1111 - -.4 类属信号类属信号- - 1111 - -.5 时序时序- - 1212 - -2.42.4 SL

20、AVESLAVE 的设计的设计- - 1313 - -.1SlaveSlave 的方框图的方框图 .- - 1313 - -.2SlaveSlave 的组成部分的组成部分 .- - 1313 - -第三章第三章 EXCHANGEEXCHANGE MEMORYMEMORY 的设计的设计- - 1515 - -3.1EXCHANGE3.1EXCHANGE MEMORYMEMORY 的功能和结构的功能和结构- - 1515 - -.1 功能功能- - 1515 - -.2 结构结构- - 1515 - -3.23.2 EXCHANGEE

21、XCHANGE MEMORYMEMORY 的整体框图的整体框图- - 1515 - -.1 整体框图整体框图- - 1515 - -.2 接口信号接口信号- - 1616 - -. . . . 5 / 323.33.3RAMRAM ARRAYARRAY 的结构的结构 .- - 1616 - -.1 双口双口 RAMRAM 的特性的特性- - 1616 - -.2 结构结构- - 1717 - -.3 移位操作移位操作- - 1717 - -3.43.4ITOMITOM BUSBUS 总线访问技术总线访问技术 .-

22、- 1717 - -.1ItomItom BusBus 的仲裁机制的仲裁机制 .- - 1717 - -.2ItomItom BusBus 的时序要求的时序要求 .- - 1717 - -3.53.5EXCHANGEEXCHANGE MEMORYMEMORY 的工作过程的工作过程 .- - 1818 - -3.63.6S SIMULATIONIMULATION仿真结果仿真结果.- - 1919 - -.1 写写- - 1919 - -.2 读读- - 1919 - -第四章第四章BUSBUS INTERFACEINTERFACE

23、的设计的设计- - 1919 - -4.14.1BUSBUS INTERFACEINTERFACE 的功能和结构的功能和结构- - 1919 - -.1 功能功能- - 1919 - -.2 结构结构- - 1919 - -4.24.2 BUSBUS INTERFACEINTERFACE 的整体框图的整体框图- - 1919 - -.1 整体框图整体框图- - 2020 - -.2 接口信号接口信号- - 2020 - -4.34.3具体实现具体实现 .- - 2121 - -.1 OPBOPB 选中选中 BUSB

24、US IFIF- - 2222 - -.2 根据地址判断选中了根据地址判断选中了 EMEM 还是还是 REGISTERREGISTER- - 2222 - -.3 REGISTERREGISTER 状态机状态机- - 2323 - -.4 EMEM 状态机状态机- - 2323 - -4.44.4S SIMULATIONIMULATION仿真结果仿真结果.- - 2424 - -总结与展望总结与展望- - 2626 - -参考文献参考文献(REFERENCES)(REFERENCES)- - 2727 - -致致 (ACKNOWLEDGEMENT

25、)(ACKNOWLEDGEMENT)- - 2828 - -. . . . 6 / 32第一章：概述和背景第一章：概述和背景1.11.1 嵌入式系统和嵌入式系统和 SOCSOC：.1 概念：概念：嵌入式系统嵌入式系统被定义为：以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式系统是将先进的计算机技术、半导体技术和电子技术和各个行业的具体应用相结合后的产物，这一点就决定了它必然是一个技术密集、资金密集、高度分散、不断创新的知识集成系统。SOCSOC 设计是指在针对某一具体功能的芯片设计中，在芯片部包含了嵌

26、入式CPU核与该核完整的运行环境（例如总线系统、存储器系统、通讯接口，有时甚至包括一个嵌入式的操作系统和完整的软件运行环境），和为该芯片特定功能工作的专用硬件模块，并使得这些专用的功能模块可以和嵌入式运算模块有机地组成一个复杂系统，系统部以软硬件相结合的方式完成系统所要求的整体功能。.2 SOCSOC 设计趋势设计趋势趋势一 软硬件协同设计软硬件协同设计面向 SOC 的软硬件协同设计理论，首先是系统的描述方法。其次是这一全新的设计理论与已有的集成电路设计理论之间的接口。第三，这种全新的软硬件协同设计理论将如何确定最优性原则。除了芯片设计师们已经熟知的速度、面积等硬件优化指标外，

27、与软件相关的如代码长度、资源利用率、稳定性等指标也必须由设计者认真地加以考虑。第四，如何对这样的一个包含软件和硬件的系统的功能进行验证。最后，功耗问题。简单地对一个硬件设计进行功耗分析是可以的，但是由于软件运行引起的动态功耗则只能通过软硬件的联合运行才能知道。趋势二 IPIP 核生成与复用核生成与复用IP 核的生成具有与常规的集成电路设计不同的特点。像时序、测试和低功耗等等虽然是集成电路设计中的经典问题，但是直接将已有的设计方法应用到 IP 核的设计中就会出现许多意想不到的困难。由于 IP 核的特殊性和集成电路开发的高风险性，IP 核的使用决不是这些 IP核的简单堆砌，使用过程中不仅仅要考虑它

28、们的功能，更要使它们融入芯片。所以说，IP 核的使用需要综合考虑诸多因素。. . . . 7 / 321.21.2 WLANWLAN 802.11802.11：.1 IEEEIEEE 802.11802.11 协议：协议：上世纪90 年代，IEEE 为了规局域网和城域网的设计，制定了802 网络框架协议。该协议采用了国际标准化组织（ISO）对于通用网络应用推荐的开放式系统互联（OSI）参考模型，提出了局域网和城域网在物理层和数据链路层的技术规。在802 系列协议标准中，802.2 规了逻辑链路控制协议，802.1 规了协议层次管理和介质访问桥接等协议，802.10 规了网络安全

29、协议架构。802.11 就是在这一协议家族中以无线空间为介质，工作在2.4GHz ISM 频段上，采用载波侦听、冲突避免机制访问介质的无线局域网的技术规。.2 技术特点：技术特点：相对于传统的有线网络，无线局域网是工作在无线信道介质下。对于物理层来说，这是一种根本没有绝对边界的介质畴；这种介质环境完全暴露在没有约束的空间下，ISM 的信道完全不受保护；和有限网络相比，网络单元之间的通讯明显是不稳定的；而且网络拓扑的形式也是动态变化的；而且信道特性可能随时间变化而且具有不确定的非对称性。寻址：802.11无线网络的拓扑结构是动态的， 因此相对于有线网络，一个目标地址（destin

30、ation address）不再对应一个固定的物理地址。每一个网络单元都是一个消息的目标，而这个目标并不代表任何固定的地址。可能需要利用基于TCP/IP协议的如移动IP（Mobile IP）调整移动站点。电源管理：802.11技术的对象主要是移动式的便携设备，所以在功耗管理上的要求比传统的有线网络要严格得多。当没有传输活动时， MAC 让无线电睡眠（降低功耗） ；通过并入缓冲器将消息排队， 睡眠站定期被唤醒接受任何可用的信息，防止错过关键的数据传送。载波侦听/冲突避免（CSMA/CA）机制802.11 无线局域网协议中，介质访问采取的是类似于802.3 技术中的通过载波侦听方式进行竞争从而获取

31、介质访问权这样的基本方法。但由于无线介质的信道特点不同于有线介质，所以在802.11 技术中处理冲突的方式不是检测，而是避免，从而构成了802.11 技术特有的载波侦听/冲突避免（CSMA/CA）机制。带宽和数据速率：ISM 扩频波段不能提供大量的带宽， 802.11 工作组改进了数据的压缩方式，充分利用可用的带宽。在物理层，802.11 采用了红外线和无线电波两种传播介质。而使用无线电波介质时又在物理依赖子层采用了跳频扩频和直接序列扩频两种方式进行扩频通讯，从而达到了12Mbps 的. . . . 8 / 32数据速率。安全性：一个新的网络单元要加入一个已经存在的802.11 网络，需要经过

32、一个授权的过程。802.11 技术支持两种基本的授权方式：开放式系统授权和共享密钥式的系统授权。开放式的系统授权实际上是一种无授权的算法。整个系统完全对所有单元开放，任何单元都可以经过一对简单的授权管理帧的收发操作完成授权过程。共享密钥的授权方式是这样的：网络中所有的合法授权用户都共享一个密钥，而这个密钥的是通过其他渠道来维护何传递的。授权的过程是发生在请求方和响应方之间的一系列授权类型MAC 帧的收发。由于在共享密钥授权和数据传输的过程当中都会用到加密服务，802.11 提供了一种基本的服务：采用了RC4 算法WEP(Wired Equivalent Privacy):有线等效加密服务。1.

33、31.3 介质访问控制器：介质访问控制器：.1 框图框图. . . . 9 / 32OPB BUS/AMB BUSRX EngineTX EngineTrafficControllerItom BusExchangeMemoryWEPEngineBusInterfacePLCP InterfaceInterruptGenerationCSMA/CAAccessariesRegisterFilePLCP SublayerRAMMicroBlazeasOPB Master我们把介质访问控制的硬件系统从结构上划分为若干个模块。其中，MAC 层协议中的帧服务子层由发送引擎（RX Eng

34、ine）和接收引擎（TX Engine）来实现；帧序列服务子层由流量控制器（Traffic Controller）来实现；其他如 MAC 层网络协调功能（包括 DCF 和 PCF） 、同步功能、功耗管理功能、网络服务和管理功能则由软件在数据帧序列服务的基础上实现。另外，介质访问控制器通过 PLCP Interface 提供和物理会聚子层接口的功能；通过中断发生器（Interrupt Generation）和总线接口（Bus Interface）实现软硬件接口。而和主机的通讯接口如 USB 或者 PCMCIA 等模块则挂靠在嵌入式 MCU 的计算机框架中（Microblaze 系统或者ARM 系

35、统）.2 我的工作：我的工作：设计中引用一款嵌入式 MCU 处理器并为软硬件配合提供一个高性能的接口。在 FPGA 验证中采用的是 Xilinx 公司 32 位的 MicroblazeMicroblaze 软核以与 IBM 公司的 OPBOPB BUSBUS 总线控制器软核； 在 ASIC 硬件实现中计划采用 ARM7TDMI 系列嵌入式硬核和 AMB BUS 总线控制硬核。. . . . 10 / 32交换存交换存 EXCHANGEXCHANG MEMORYMEMORY 是我们的设计中各个硬件模块之间以与软硬件之间进行数据交互的场所。本文采用 ITOMITOM BUSBUS

36、总线技术为各个硬件模块和软件提供对交换存的访问接口。基于以上的总线控制器设计出可以对介质访问控制器嵌的交换存进行无缝连接的总线接口总线接口BUSBUS INTERFACEINTERFACE，即将交换存的地址空间以共享的方式映射到嵌入式处理器的地址空间中，并与寄存器统一编址统一编址。. . . . 11 / 32第二章：第二章：OPBOPB 总线技术总线技术2.12.1XilinxsXilinxs MicroBlazeMicroBlaze EmbeddedEmbedded SystemSystem：一个基于 MicroBlazeMicroBlaze 嵌入式系统由好几个部分组成：MicroBlaz

37、e 软核（MicroBlaze Soft Processor Core）, 片上块存储器（On-chip Block RAM）, 标准的总线互联（standard Bus Interconnects）, and OPB 外设 （On-chip Peripheral Bus(OPB) peripherals）..1 MicroBlazeMicroBlaze 软核软核MicroBlaze 嵌入式系统的核心，是一个有正交指令集的 32bitRISC 处理器， 包含 32 个通用寄存器， 分离的指令和数据总线（Harvard 结构） ， 建片上接口连接快速的片上存储器和 OPB。2.1

38、.22.1.2 总线互联总线互联分离的指令和数据总线各自有一个接口与 LMB（Local Memory Bus）相连， 另有一个接口和 OPB 相连。LMB 保证了一个时钟周期完成对片上块存储器的访问；而 OPB 是一个 32bit 宽的支持多个master 的总线， 用来将外设和外存储器和软核相连。2.1.3OPB2.1.3OPB 外设外设OPB 外设完成了 MicroBlaze 的硬件系统构建并提供多种功能。而且用户自定义的外设可以被加入已完成用户自定义功能， 也可以设计接口和外部设计的 FPGA 相连。2.22.2 IBMsIBMs OPBOPB BusBus：当用 FPGA 来验证设计

39、时，我们采用的是 Xilinx 公司的 MicroblazeTM 32 位 CPU 软核。该软核的基本特点是采用 RISC 架构和哈佛结构，支持全局和局部总线以与缓存，动态运算速度达到 150MIPS。该软核完全兼容 IBM 公司的高性能总线 CoreConnectTM 中的 OPB Bus。根据On-chip Peripheral Bus (OPB) version 2.1 of CoreConnect architecture， 用户可以自行为MicroBlaze设计OPB 从动设备（Slave Peripheral）。多个主动模块（Master）对 OPB 的占用通过 OPB 仲裁者（O

40、PB Arbiter）选择；而对于从动模块（Slave） ，当 OPB 被选中的时候， 所有所有的 SLAVE 都对地址进行译码从而决定应答或者忽略。. . . . 12 / 3.1 基于基于 MicroBlazeMicroBlaze 嵌入式系统的框图嵌入式系统的框图2.3OPB2.3OPB 和和 SlaveSlave 的接口信号：的接口信号：.1 框图框图. . . . 13 / 3.2 全局信号全局信号表格 1信号名称输入/输出宽度描述OPB_Clk输入1bitOPB 时钟，上升沿数据传送OPB_Rst输入1bit异步复位和 MicroB

41、laze 共用的复位信号.3 接口信号接口信号表格 2信号名称输入/输出宽度描述OPB_ABus输入0:31OPB 地址，被所有所有的 Slave 接收，仅在 OPB_select 有效的有效OPB_BE输入0:3字节传输使能OPB_DBus输入0:31写数据总线，写应答前一直有效OPB_RNW输入1bit数据传送方向；读写选择OPB_select输入1bit 指示 OPB 传输的进行， 使OPB_ABus, OPB_BE, OPB_RNW 和OPB_seqAddr 有效，在 master 收到 xfer 和 retry 之前都是有效的。_DBus输出0:31读数据总线，xfe

42、rAck前必须有效_xferAck输出1bitOPB 传输应答，一次传输完成时有效；必须在必须在 1616 个时钟周期有个时钟周期有效避免效避免 timeouttimeout，除非除非_ToutSup_ToutSup 有效。有效。_retry输出1bit重试，slave 不能完成当前任务_ToutSup输出1bit时间溢出禁止，有效，OPBtimeout 无效，slave 有足够时间完成任务.4 类属信号类属信号表格 3类属名类型宽度描述C_BASEADDRstd_logic_vector0:31Slave 被映射到的 Base address(基础地址)，用来地址地址译码确认

43、选中译码确认选中C_HIGHADDRstd_logic_vector0:31Slave 被映射到 High address(高位地址), 和 base address 决定存储器空间. . . . 14 / 32C_OPB_DWIDTHinteger-数据总线宽度，Microblaze 固定 32bitC_OPB_AWIDTHinteger-地址总线宽度，Microblaze 固定 32bitOthers用户自定义.4 时序时序. . . . 15 / 322.42.4 SlaveSlave 的设计的设计.1 SlaveSlave 的方框图的方框图. . . .

44、 16 / 3.2 SlaveSlave 的组成部分的组成部分1地址译码逻辑每个 OPB 的从动模块都有一个自己的地址译码，当 OPB_select 有效时，OPB_ABus 被所有的从动模块译码以确定他们是否被主动模块选中，从而决定应答或者忽略。2OPB 从动模块的接口逻辑当 OPB 的从动模块被选中的时候，接口逻辑负责完成握手和协议3具体应用逻辑用户自定义. . . . 17 / 32第三章：第三章：ExchangeExchange MemoryMemory 的设计的设计3.13.1 EXCHANGEEXCHANGE MEMORYMEMORY 的功能和结构：的功能和结构：

45、.1 功能：功能：数据读出和写入的公共存储模块，用来存储各个接口模块访问的数据，是完成数据转换的核心部件。.2 结构：结构：18 块大小为 2kByte 的 RAM 为一组 16Kbyte， 4 组形成 64KB 的 RAM ARRAY；2RX，TX，TC, WEP1, WEP2, MicroBlaze 六个 PORTs 通过 itom bus 的仲裁机制，对其进行读写操作， 实现数据的共享；3读写操作相对独立，也即， 每个 PORT 的 read 和 write 通道分离。3.23.2 ExchangeExchange MemoryMemory 整体框图整体框

46、图.1 整体框图整体框图Ram arrayItom_busData_wrAddr_wrWr_accessData_rdRd_accessAddr_rdWr_readyRd_readyRXTCTXWriteMICROBLAZEWEP2WEP1RESETCLKRESETCLKWr_reqDataAdressWrite_sizeWrite_ackReadRd_reqAddressRead_sizeDataRead_ackWriteReadReadReadReadWriteWriteWriteWr_sizeRd_size. . . . 18 / 3.2 接口信号接口信

47、号（1）控制信号：clk， 时钟信号reset 系统复位（2）itom_bus 与外部的 port（包括与 OPB）：信号名称输入/输出宽度描述write_req_port1输入1bit写要求，write_size1输入1:0写入数据宽度Address1_wr输入15:0写地址data1_input输入31:0写入数据write_ack1输出1bit写应答read_req_port1输入1bit读要求read_size1输入1:0读出数据宽度Address1_rd输入15:0读地址data1_output输出31:0读出数据read_ack1输出1bit读应答(3).Itom_bus 与 ra

48、m array 的接口如下：信号名称输入/输出宽度描述data_wr输出31:0写数据write_size输出1:0写数据宽度write_access输出1bit写开始write_ready输入1bit写完成Address_wr输出31:0写地址data_rd输入31:0读数据read_size输出1:0读数据宽度read_access输出1bit读开始read_ready输入1bit读完成Address_rd输出31:0读地址3.33.3 RAMRAM ARRAYARRAY 的结构的结构8 块(决定深度)读写通道独立的 2KByte 双口 RAM 为一组，4 组（决定宽度）构成 32bit

49、的RAM ARRAY，通过移位完成 8bit/16bit/32bit 的读写操作。.1 2KByte2KByte 双口双口 RAMRAM 的特性的特性1-32bit 的数据宽度（可设置） ， 51216k bit 的地址空间，914 根地址线， 支持分离的读写， 先读后写。. . . . 19 / 3.2 结构结构Mem_16k_4Mem_16k_3Mem_16k_1Mem_16k_2Wr_data_shift_blockRd_data_shift_blockWr_dataRd_dataWrite_sizeWr_addr(1-0)Rd_addr(1-0)Rea

50、d_sizeWr_addr(15-2)Rd_addr(15-2)Data(7-0)Data(15-8)Data(31-24)Data(23-16)Mem_16k_1，Mem_16k_2，Mem_16k_3，Mem_16k_4 是 4 块大小为 16kbyte 的 memory。由Xilinx 的 Core Generator 生成。每块有 write，read 各一个口，14 根 address 线，8 根data 线。因为 write 和 read 都有 8bits，16bits 和 32bits 三种形式。所以在 data 写入memory 前或从 memory 读出后，要分别根据 wri

51、te_size，wr_address 的低两位和read_size，rd_address 的低两位进行移位操作。.3 移位操作：移位操作：读写 8bit/16bit 操作时， 数据 32bit 的宽度没有全部占有，此时规定了， 输出低位对齐低位对齐。即：对于 8 bit， 读写数据输出时 data_wr 和 data_rd 的7:0是输入的数据 data_input 和data_output，其余31:8 全零。对于 16 bit，读写数据输出时 data_wr 和 data_rd 的15:0是输入的数据 data_input 和data_output，其余31:16 全零。3

52、.43.4 ItomItom busbus 总线访问技术总线访问技术Itom Bus 作为局部总线， 被多个主动模块控制，所以我们需要一种仲裁机制来实现没有冲突的访问。.1 ItomItom BusBus 的仲裁机制的仲裁机制：从根本上来说，一样条件的多个 PORT 在参与竞争 itom bus 使用权的时候是公平的， 到底是谁获得了 itom bus ACCESS 的权利都是随机的。 此时人为的规定了优先级。 譬如. . . . 20 / 32根据地址的从高到低。 但是大多数情况下， PORT 在前续的竞争历史中已经有所不同， 而 itom bus 就给出了如下的一种仲裁机制

53、。每次只有一个 PORT 提出 request 的时候， 当然它就占有了 itom bus。 当两个或两个以上的 PORT 同时提出 request 的时候， 如果之中有一个 PORT 在上一次 ACCESS itom bus 之后被 deny 过， 它就优先获得 itom bus ACCESS 的权利；如果有两个或两个以上的PORT 都有过被 deny 的历史， 则比较它们的被 deny 的次数（用参数 delay_count 记录PORT 被 deny 次数） ， 次数最多的占有 itom bus，同时 delay_count 清零； 而其他的那些提出 request 却没有得到权限的 P

54、ORT 增加了被 deny 的次数，delay_count 值被加1 ， 即从某种意义上说就等于提高了下次竞争成功的几率；如果有两个或两个以上的 PORT 被deny 的次数一样， 那么就根据一开始的人为规定， 优先级高的占有 itom bus。因为参与竞争的 PORT 数目超过了两个， 所以需要用一个参数来记录他们的被 deny 的次数， 以备比较。 于是 delay_count 这个参数从某种意义上说， 代表了每个 PORT 的基于公平竞争的优先级。在这里一共是 6 个 PORT， 故每个 port 的 delay_count 的最大值是 5；一个 port 最多连续 6 次提出 requ

55、est，则必能获得权限。.2 ItomItom BusBus 的时序要求：的时序要求：在这个构架中， 一共是 6 个 port 公用 itom bus，其中 RX 和 TX 模块是关键的模块， 他们需要没有延时的被满足要求。同时由于整个系统中，RX 和 TX 不可能同时提出请求， 所以真正参与竞争的只有五个模块。每个模块一次读或者写都能在 4 个时钟周期完成。按照 Itom Bus 的公平竞争机制，4520 个时钟周期每个模块必然能够赢得一次权限。Itom Bus 工作在 100M 的主频，操作时以一个字节为单位。802.11bPHY 层的数据是串行的给出，数据率是 11Mbi

56、t/s。Tx 或者 Rx 提出一次读写 request 的时间间隔8bit100M/11Mbit/s=72clk20clk所以 itom bus 能够满足时序的要求。3.53.5 EXCHANGEEXCHANGE MEMORYMEMORY 的工作过程：的工作过程：. . . . 21 / 32idlewritereadarbiterackrequestWrite_access=1Read_access=0Write_reday=1Read_ready=1ack3.63.6 SimulationSimulation 仿真结果：仿真结果：.1 写：写：有 port 提出写 requ

57、est 后，itom bus 仲裁决定那个 port 获得权限，在 4 个 clk 之完成写同时给出 ack。该仿真以 port3 和 port2 竞争为例，不难看出：1 他们同时提出 request，在条件一样的时候（rst 保证了这一点） ，根据人为的规定，port3 先获得了权限，2 当 port3 完成了一次操作时， 再和 port2 竞争的时候， 由于 port2 被 deny 过了一次，其优先级提高， 理所当然的竞争胜出。. . . . 22 / 32仿真实现了 itom bus 的竞争机制。.2 读：读：其实这图是和上面的写结合起来的， 主要是仿真了 MicroB

58、laze 对 EM 的读写操作。因为 MicroBlaze 不会同时对 EM 进行读写操作， 所以根据上图的写入数据的地址，MicboBlaze 去读取，一方面验证了 MicroBlaze 的读操作，另一方面也验证了前面的其他模块的写操作。. . . . 23 / 32第四章：第四章：BusBus InterfaceInterface 的设计的设计4.14.1 BusBus InterfaceInterface 的功能和结构：的功能和结构：.1 功能功能 提供一个通道， 让 MicroBlaze Soft Processor Core 能够对 Exchange Memory （

59、自行设计， 详见上一章）或者 Register 进行读写操作。.2 结构结构1.MicroBlaze Embedded System 的核心是一个 32 位的 RISC Processor，建接口与片上快速存储器（fast on-chip memory） ，IBM 的 OPB Bus(IBMs industry-standard On-chip Peripheral Bus(OPB) 相连. 所有的 OPB Peripherals 都是通过 OPB Bus 相互通信， 协同工作的，因此 Bus Interface 和 MicroBlaze 打交道的一方也就是和 OPB 连接。

60、（OPB，详见第二章）2.根据 opb 的规定， 所有的 peripheral 都接收到地址信号和 opb_select 信号， 通过本身部的译码电路判定是否本模块被选中。模块 Pselect 就是起了这样的地址译码作用。3.FPGA 板上的 64KByte 寻址空间：2KB 是 Register， 余下的 62KB 全部用来做 Exchange Memory。由于统一编址，Bus Interface 只要根据地址的分配选中 Register 或者 Exchange Memory 进行数据交换。4.接口电路的设计主要考虑地址空间的分配以与写入读出的时序要求， 所以对于Register 和 Exchange M