计算机组成原理第三章ppt课件

1、3.1 总线的根本概念总线的根本概念3.2 总线的分类总线的分类3.3 总线特性及性能目的总线特性及性能目的3.4 总线构造总线构造3.5 总线控制总线控制一、为什么要用总线一、为什么要用总线 计算机的三大部件计算机的三大部件: CPU：指令执行和数据加工：指令执行和数据加工 ：存放指令和数据：存放指令和数据 I/O：输入数据和指令，输出程序的结果：输入数据和指令，输出程序的结果 计算机的一切功能都经过计算机的一切功能都经过CPU执行保管在存储器中的一串指令来实现的执行保管在存储器中的一串指令来实现的每个指令周期完成不同的操作义务，这些义务涉及到：每个指令周期完成不同的操作义务，这些义务涉及到

2、： CPU从主存取指令、取数据；从主存取指令、取数据； CPU把结果数据送主存；把结果数据送主存； CPU送数据到送数据到I/O模块，或从模块，或从I/O模块获得数据；模块获得数据； 主存和主存和I/O模块直接交换数据模块直接交换数据 ； I/O模块将中断恳求信号送模块将中断恳求信号送CPU； 部件间需求信息交换部件间需求信息交换 (CPU-主存，主存，CPU-I/O模块，模块，I/O模块模块-主存主存) CPU-主主 存存 CPU能访问主存能访问主存 CPU须给出所访问的主存单元的地址信息须给出所访问的主存单元的地址信息 CPU须给出读须给出读/写控制信息写控制信息 CPU和主存之间有数据交

3、换和主存之间有数据交换 I/O模块模块CPU CPU能象访问主存一样访问能象访问主存一样访问I/O模块模块 CPU须给出所访问的须给出所访问的I/O模块的地址信息模块的地址信息 CPU须给出读须给出读/写控制信息写控制信息 CPU和和I/O模块之间有数据交换模块之间有数据交换 I/O模块主存模块主存 在某些情况下在某些情况下I/O模块和主存之间可以直接交换数据模块和主存之间可以直接交换数据 I/O模块如：模块如：DMA控制器要能给出所访问的主存单元的地址控制器要能给出所访问的主存单元的地址 I/O模块如：模块如：DMA控制器要能给出读控制器要能给出读/写控制信息写控制信息如何进展信息交换如何进

4、展信息交换 CPU- CPU-主存主存 CPU-I/O CPU-I/O模块模块 I/O I/O模块模块-主存主存 经过在部件之间架设通讯线路经过在部件之间架设通讯线路 我们把衔接各部件的通路的集合称为互连构造我们把衔接各部件的通路的集合称为互连构造 互连构造有分散构造和总线构造互连构造有分散构造和总线构造早期以运算器为中心计算机早期以运算器为中心计算机存储器存储器输入设备输入设备运算器运算器控制器控制器输出设备输出设备早期以运算器为中心的计算机，各部件单独连线，分散衔接。早期以运算器为中心的计算机，各部件单独连线，分散衔接。I/O与存储器交换信息需经过运算器，致使运算器停顿运算，严重影响与存储

5、器交换信息需经过运算器，致使运算器停顿运算，严重影响CPU任务效率。任务效率。程序程序存储器存储器输出设备输出设备输入设备输入设备运算器运算器控制器控制器数据数据结果结果计算计算改良后以存储器为中心的计算机，各部件仍单独连线，分散衔接。改良后以存储器为中心的计算机，各部件仍单独连线，分散衔接。I/O与存储器交换信息可以不经过运算器，与存储器交换信息可以不经过运算器，CPU任务效率有所提高。任务效率有所提高。但但I/O设备与主机衔接灵敏性差，线路多，分散复杂。出现了总线衔接方式。设备与主机衔接灵敏性差，线路多，分散复杂。出现了总线衔接方式。改良后以存储器为中心计算机改良后以存储器为中心计算机二、

6、什么是总线二、什么是总线总线是衔接各个部件的信息传输线，总线是衔接各个部件的信息传输线，是是 各个部件共享的传输介质。铁路、高速公各个部件共享的传输介质。铁路、高速公路路假设多部件衔接总线，两个以上部件同时发假设多部件衔接总线，两个以上部件同时发送信息，信号冲突，传输无效。送信息，信号冲突，传输无效。一个时辰只允许一个部件向总线发送信息，一个时辰只允许一个部件向总线发送信息，而多个部件可以同时接纳信息。而多个部件可以同时接纳信息。三、总线上信息的传送三、总线上信息的传送总线实践上是由许多传输线或通路组成。总线实践上是由许多传输线或通路组成。每条线可一位一位传输二进制码。每条线可一位一位传输二进

7、制码。一串二进制码可在一段时间内由低位到高位逐一传输完成。一串二进制码可在一段时间内由低位到高位逐一传输完成。假设干条传输线可以同时传输假设干位二进制代码。假设干条传输线可以同时传输假设干位二进制代码。如：如：16条传输线组成的总线可同时传输条传输线组成的总线可同时传输16位二进制代码。位二进制代码。波特率：每秒钟经过信道传输的码元数波特率：每秒钟经过信道传输的码元数.也称码元传输速率，也称码元传输速率，单位为位单位为位/秒秒b/s。串行串行并行并行四、总线构造的计算机举例四、总线构造的计算机举例1. 面向面向 CPU 的双总线构造框图的双总线构造框图 中央处置器中央处置器 CPUI/O总线总

8、线M总总线线主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2I/O接口接口I/O接口接口 I/O 设备设备nM总线存储总线：用于衔接总线存储总线：用于衔接CPU和主存的通道和主存的通道I/O总线输入输入总线：用于建立总线输入输入总线：用于建立CPU和各和各I/O设备之间交换信息的通道设备之间交换信息的通道各种各种I/O设备经过设备经过I/O借口挂到借口挂到I/O总线上，便于增删设备总线上，便于增删设备 I/O设备与主存交换信息时仍会占用设备与主存交换信息时仍会占用CPU,影响影响CPU的效率的效率单总线系统总线单总线系统总线2. 单总线构造框图单总线构造框图 CPU 主主存存

9、I/O接口接口 I/O 设备设备1 I/O 设备设备2 I/O接口接口 I/O 设备设备n I/O接口接口CPU、主存和各、主存和各I/O设备都挂到一组总线上，便构成了单总线构造的计算机设备都挂到一组总线上，便构成了单总线构造的计算机I/O设备与主存交换信息时原那么上不影响设备与主存交换信息时原那么上不影响CPU任务任务CPU仍可处置不访问主存或仍可处置不访问主存或I/O设备的操作，可提高设备的操作，可提高CPU效率效率假设某时辰多部件需用总线会冲突，必需设置总线判优逻辑，按优先级运用假设某时辰多部件需用总线会冲突，必需设置总线判优逻辑，按优先级运用3. 以存储器为中心的双总线构造框图以存储器

10、为中心的双总线构造框图系统总线系统总线 主存主存 CPU I/O接口接口 I/O 设备设备1 I/O 设备设备n I/O接口接口存储总线存储总线在单总线根底上又开辟出一条存储总线在单总线根底上又开辟出一条存储总线CPU与主存之间的总线与主存之间的总线存储总线速度高，只供主存与存储总线速度高，只供主存与CPU之间传输信息专道之间传输信息专道提高了传输效率，减轻了系统总线负担提高了传输效率，减轻了系统总线负担I/O设备与存储器交换信息也不需求经过设备与存储器交换信息也不需求经过CPU按数据传送方式划分：并行传输总线和串行传输总线按数据传送方式划分：并行传输总线和串行传输总线按运用范围划分：计算机总

11、线、测控总线、网络通讯总线按运用范围划分：计算机总线、测控总线、网络通讯总线按衔接部件不同划分：片内总线、系统总线、通讯总线按衔接部件不同划分：片内总线、系统总线、通讯总线片内总线：芯片内部的总线。片内总线：芯片内部的总线。 CPU芯片内部、存放器之间、存放器与芯片内部、存放器之间、存放器与ALU之间之间 系统总线：系统总线：CPU、主存、主存、I/O设备各大部件之间的信息传输线。设备各大部件之间的信息传输线。 安放在主板或插卡上，又称板级总线或板间总线。安放在主板或插卡上，又称板级总线或板间总线。通讯总线：计算机系统之间或计算机系统与其它系统之间传输线。通讯总线：计算机系统之间或计算机系统与

12、其它系统之间传输线。 因间隔远近、速度快慢等差别类别不等。因间隔远近、速度快慢等差别类别不等。按系统总线传输信息不同，又可分为三类：按系统总线传输信息不同，又可分为三类：数据总线数据总线 用来传输各功能部件之间的数据信息，是双向传输线用来传输各功能部件之间的数据信息，是双向传输线 位数与机器字长、存储字长有关，普通为位数与机器字长、存储字长有关，普通为8位、位、16位、位、32位位 数据总线的位数又称数据总线宽度，是衡量系统性能数据总线的位数又称数据总线宽度，是衡量系统性能的主要参数的主要参数 如数据总线宽度如数据总线宽度8位，指令字长位，指令字长16位，那么位，那么CPU取指取指需两次访问主

13、存需两次访问主存地址总线地址总线 用来指出数据总线上的源数据或目的数据在主存单元用来指出数据总线上的源数据或目的数据在主存单元 的地址或的地址或I/O设备的地址，是单向传输线设备的地址，是单向传输线 地址总线上的代码是用来指明地址总线上的代码是用来指明CPU欲访问的存储单欲访问的存储单元或元或I/O端口端口 的地址，由的地址，由CPU输出，单向传输。输出，单向传输。 如：欲从存储器读数据，那么如：欲从存储器读数据，那么CPU需将此数据所在需将此数据所在存储单元的地址存储单元的地址 送到地址线。送到地址线。 如：欲将某数据经如：欲将某数据经I/O设备输出，那么设备输出，那么CPU除了需将除了需将

14、数据送到数据数据送到数据 线外，还需将此输出设备的地址送到地址线。线外，还需将此输出设备的地址送到地址线。 地址线位数与存储单元个数有关。地址线地址线位数与存储单元个数有关。地址线20根可对根可对应应220存储单元存储单元控制总线控制总线 用来发出各种控制信号的传输线。用来发出各种控制信号的传输线。 由于数据总线和地址总线都是被挂在总线上的一切部由于数据总线和地址总线都是被挂在总线上的一切部件共享，如何件共享，如何 使各部件能在不同时辰占有总线运用权，需求依托控使各部件能在不同时辰占有总线运用权，需求依托控制总线来完成。制总线来完成。 对于任一传输线而言，它的传输是单向的。对于任一传输线而言，

15、它的传输是单向的。 例如：存储器读写命令，例如：存储器读写命令，I/O设备读写命令都是由设备读写命令都是由CPU发出的。发出的。 对于控制总线总体而言，可以为它的传输是双向的。对于控制总线总体而言，可以为它的传输是双向的。 例如：某设备预备就绪时，便向例如：某设备预备就绪时，便向CPU发中断恳求；发中断恳求； 当某部件需获得总线运用权时，也向当某部件需获得总线运用权时，也向CPU发出发出总线恳求。总线恳求。 控制总线还起到监视各部件形状的作用。控制总线还起到监视各部件形状的作用。 例如：查询某设备是处于例如：查询某设备是处于“忙还是忙还是“闲，能否出错闲，能否出错等。等。 对对CPU而言，控制

16、信号既有输入，又有输出。而言，控制信号既有输入，又有输出。 当当CPU中央处置器执行完一条现行指令时，假设外设向中央处置器执行完一条现行指令时，假设外设向CPU发出发出中断恳求，那么中断恳求，那么CPU在满足呼应的情况下，将发出中断呼应信号，与此同在满足呼应的情况下，将发出中断呼应信号，与此同时封锁中断，表示时封锁中断，表示CPU不在受理另外一个设备的中断。不在受理另外一个设备的中断。 这时，这时，CPU将寻觅中断恳求源是哪一个设备，并保管将寻觅中断恳求源是哪一个设备，并保管CPU本人的程序计本人的程序计数器数器PC的内容。的内容。 然后，他将转移四处置该中断源的中断效力程序。然后，他将转移四

17、处置该中断源的中断效力程序。CPU在保管现场信息、在保管现场信息、设备效力如交换数据以后，将恢复现场信息。设备效力如交换数据以后，将恢复现场信息。 在这些动作完成以后，开放中断，并前往到原来被中断的主程序的下一在这些动作完成以后，开放中断，并前往到原来被中断的主程序的下一条指令。条指令。中断处置中断处置3.通讯总线通讯总线串行通讯总线串行通讯总线远间隔数据传送，数千公里，速度低，通讯费用低远间隔数据传送，数千公里，速度低，通讯费用低并行通讯总线并行通讯总线近间隔数据传输，近间隔数据传输，30m，速度高，通讯费用高，速度高，通讯费用高传输方式传输方式用于用于 计算机系统之间计算机系统之间 或或

18、计算机系统与其他系统计算机系统与其他系统如控制仪表、挪动通讯等之间的通讯如控制仪表、挪动通讯等之间的通讯串行通讯：数据在单条串行通讯：数据在单条1位宽的传输线上，一位一位按顺序分时传送。位宽的传输线上，一位一位按顺序分时传送。并行通讯：数据在多条并行并行通讯：数据在多条并行1位宽的传输线上，同时由源传送到目的地。位宽的传输线上，同时由源传送到目的地。CPU 插板插板主存主存 插板插板I/O 插板插板一、总线物理实现一、总线物理实现(许多导线印制在电路板，延伸到各部件许多导线印制在电路板，延伸到各部件)BUS主板主板CPUCPU、主存、主存、I/OI/O插板经过插头与程度方向总线插槽衔接。插板经

19、过插头与程度方向总线插槽衔接。奔腾奔腾以上的微型计算机已将以上的微型计算机已将CPUCPU芯片直接集成在主板上，插卡做成了芯片。芯片直接集成在主板上，插卡做成了芯片。机械特性机械特性电气特性电气特性功能特性功能特性时间特性时间特性二、总线特性二、总线特性尺寸、外形、管脚数及陈列顺序尺寸、外形、管脚数及陈列顺序信号传输方向信号传输方向 和有效电平和有效电平 范围范围每根传输线的每根传输线的 功能功能信号的信号的 时序时序 关系关系地址地址数据数据控制控制三、总线的性能目的三、总线的性能目的总线宽度总线宽度总线带宽总线带宽时钟同步时钟同步/异步异步总线复用总线复用信号线数信号线数总线控制方式总线控

20、制方式其他目的其他目的数据线数据线 的根数的根数每秒传输的最大字节数每秒传输的最大字节数MBps同步、不同步同步、不同步地址线地址线 与与 数据线数据线 复用复用地址线、数据线和控制线的地址线、数据线和控制线的 总和总和负载才干、电源电压等负载才干、电源电压等并发、自动、仲裁、逻辑、计数并发、自动、仲裁、逻辑、计数 四、总线规范四、总线规范为什么要制定总线规范为什么要制定总线规范? 便于机器的扩展和新设备的添加。有了总线规范，不便于机器的扩展和新设备的添加。有了总线规范，不同厂商可以按照同样的规范和规范消费各种不同功能的芯同厂商可以按照同样的规范和规范消费各种不同功能的芯片、模块和整机，用户可

21、以根据功能需求去选择不同厂家片、模块和整机，用户可以根据功能需求去选择不同厂家消费的、基于同种总线规范的模块和设备，甚至可以按照消费的、基于同种总线规范的模块和设备，甚至可以按照规范，自行设计功能特殊的公用模块和设备，以组本钱人规范，自行设计功能特殊的公用模块和设备，以组本钱人所需的运用系统。这样可使芯片级、模块级、设备级等各所需的运用系统。这样可使芯片级、模块级、设备级等各级别的产品都具有兼容性和互换性，以使整个计算机系统级别的产品都具有兼容性和互换性，以使整个计算机系统的可维护性和可扩展性得到充分保证。的可维护性和可扩展性得到充分保证。ISAEISAVESA(LV-BUS)PCIAGPRS

22、-232USB模块模块系统系统总总线线标标准准系统系统模块模块标标 准准 界界 面面总线规范总线规范-ISA ISAIndustrialStandardArchitecture总线总线 是是IBM公司公司1984年为推出年为推出PC/AT机而建立的系统总线规范。所以机而建立的系统总线规范。所以也叫也叫AT总线。总线。主要特点主要特点: (1)支持支持64KI/O地址空间、地址空间、16M主存地址空间的寻址，支持主存地址空间的寻址，支持15级硬级硬中断、级中断、级DMA通道。通道。 (2)是一种简单的多主控总线。除了是一种简单的多主控总线。除了CPU外，外，DMA控制器、控制器、DRAM刷新控制

23、器和带处置器的智能接口控制卡都可成为总线主控设刷新控制器和带处置器的智能接口控制卡都可成为总线主控设备。备。 (3)支持种总线事务类型：存储器读、存储器写、支持种总线事务类型：存储器读、存储器写、I/O读、读、I/O写、写、中断呼应、中断呼应、DMA呼应、存储器刷新、总线仲裁。呼应、存储器刷新、总线仲裁。 它的时钟频率为它的时钟频率为MHz，共有，共有98根信号线。数据线和地址线分别，根信号线。数据线和地址线分别，数据线宽度为数据线宽度为16位，可以进展位，可以进展8位或位或16位数据的传送，所以最大数据传位数据的传送，所以最大数据传输率为输率为16MB/s。总线规范总线规范-EISAEISA

24、(ExtendedIndustrialStanderdArchitecture)总线总线 是一种在是一种在ISA总线根底上扩展的开放总线规范。总线根底上扩展的开放总线规范。 支持多总线主控和突发传输方式。支持多总线主控和突发传输方式。 时钟频率为时钟频率为8.33MHz。共有。共有198根信号线，在原根信号线，在原ISA总线的总线的98根线根线的根底上扩展了的根底上扩展了100根线，与原根线，与原ISA总线完全兼容。具有分立的数据线总线完全兼容。具有分立的数据线和地址线。数据线宽度为和地址线。数据线宽度为32位，具有位，具有8位、位、16位、位、32位数据传输才干，位数据传输才干，所以最大数据

25、传输率为所以最大数据传输率为33MB/s。地址线的宽度为。地址线的宽度为32位，所以寻址才干位，所以寻址才干达达232。即：。即：CPU或或DMA控制器等这些主控设备可以对控制器等这些主控设备可以对4G范围的主存范围的主存地址空间进展访问。地址空间进展访问。总线规范总线规范-PCIPCIPeripheral Component Interconnect外围部件互连总线外围部件互连总线 是一种高性能的是一种高性能的32位部分总线。它由位部分总线。它由Intel公司于公司于1991年底提出，年底提出，后来又结合后来又结合IBM、DEC等等100多家多家PC业界主要厂家，于业界主要厂家，于1992年

26、成立年成立PCI集团，称为集团，称为PCISIG，进展统筹和推行，进展统筹和推行PCI规范的任务。规范的任务。 用于高速外设的用于高速外设的I/O接口和主机相连。采用本身接口和主机相连。采用本身33MHz的总线频率，的总线频率，数据线宽度为数据线宽度为32位，可扩展到位，可扩展到64位，所以数据传输率可达位，所以数据传输率可达132MB/s264MB/s。 速度快速度快 支持无限突发传输方式支持无限突发传输方式 支持并发任务支持并发任务PCI桥提供数据缓冲桥提供数据缓冲,并使总线独立于并使总线独立于CPU 可在主板上和其他系统总线如：可在主板上和其他系统总线如：ISA、EISA或或MCA相衔接

27、，相衔接，系统中的高速设备挂接在系统中的高速设备挂接在PCI总线上，而低速设备依然经过总线上，而低速设备依然经过ISA、EISA等这些低速等这些低速I/O总线支持。支持基于微处置器的配置，可用在单总线支持。支持基于微处置器的配置，可用在单处置器系统中，也可用于多处置器系统。处置器系统中，也可用于多处置器系统。 高性能：高性能： PCI总线不依靠于某个处置器，与总线不依靠于某个处置器，与CPU时时钟频率无关，为钟频率无关，为 系统提供一个高速数据传输通道，传系统提供一个高速数据传输通道，传输速率可达输速率可达528MBPS。良好的兼容性：良好的兼容性： PCI总线部件接口相对总线部件接口相对CP

28、U独立，独立，支持一切目前和支持一切目前和 未来不同构造的未来不同构造的CPU ，生命周期长。亦，生命周期长。亦可与可与ISA、EISA兼容。兼容。支持即插即用：任何扩展卡只需插入系统即可任务，支持即插即用：任何扩展卡只需插入系统即可任务，无需进展无需进展 复杂的手动配置。复杂的手动配置。支持多主设备才干：允许任何主设备和从设备之间支持多主设备才干：允许任何主设备和从设备之间实现点到点实现点到点 对等存取，表达了接纳设备的高度灵敏对等存取，表达了接纳设备的高度灵敏性。性。提供数据和地址奇偶校验功能：保证数据的完好和提供数据和地址奇偶校验功能：保证数据的完好和正确。正确。采用多路复用技术：减少了

29、总线引脚的个数。采用多路复用技术：减少了总线引脚的个数。即插即用即插即用USB总线总线-通用串行总线通用串行总线具有很强的衔接才干具有很强的衔接才干数据传输速率高数据传输速率高USB1.1 USB1.1 带宽带宽 1.5MB/s 1.5MB/sUSB2.0 USB2.0 最高传输速率最高传输速率 480Mbps 480Mbps，即，即60MB/s60MB/sUSB 3.0 USB 3.0 最高传输速率最高传输速率 5Gbps 5Gbps规范一致规范一致衔接电缆轻巧，电源体积减少衔接电缆轻巧，电源体积减少生命力强生命力强极大提高了带宽极大提高了带宽实际上的最高速率是实际上的最高速率是5.0Gbp

30、s即即625MB/SUSB3.0接口产品的实践传输速度分别为：读速度为接口产品的实践传输速度分别为：读速度为60MB/s到到140MB/s；写速度为；写速度为50MB/s到到90MB/s。一。一个采用个采用USB 3.0的闪存驱动器可以在的闪存驱动器可以在15秒钟将秒钟将1GB的的数据转移到一个主机，而数据转移到一个主机，而USB 2.0那么需求那么需求43秒。秒。 USB3.0-SuperSpeed USB 实现了更好的电源管理实现了更好的电源管理可以使主机为器件提供更多的功率可以使主机为器件提供更多的功率 从而实现从而实现USB充电电池、充电电池、LED照明和迷他风扇照明和迷他风扇等运用等

31、运用 可以使主机更快地识别器件可以使主机更快地识别器件 新的协议使得数据处置的效率更高新的协议使得数据处置的效率更高全双工数据传输全双工数据传输5根线路：根线路：2根发送数据，根发送数据，2根接纳数据，根接纳数据，1根是地线根是地线可以同步全速地进展读写操作，以前的可以同步全速地进展读写操作，以前的USB版本不版本不支持全双工数据传输支持全双工数据传输 四、总线规范四、总线规范 DMA(Direct Memory Access，直接存储器存取，直接存储器存取)是一切现是一切现代电脑的一个重要特征。在实现代电脑的一个重要特征。在实现DMA传输时，是由传输时，是由DMA控制控制器直接掌管总线，因此

32、，存在着一个总线控制权转移问题。器直接掌管总线，因此，存在着一个总线控制权转移问题。 DMA传输前，传输前，CPU把总线控制权交给把总线控制权交给DMA控制器控制器; 终了终了DMA传输后，传输后，DMA控制器把总线控制权交回给控制器把总线控制权交回给CPU。DMA直接存储器访问直接存储器访问 DMA恳求恳求 ：CPU对对DMA控制器初始化，并向控制器初始化，并向I/O接口发出操作命令，接口发出操作命令，I/O接口提出接口提出DMA恳求。恳求。 DMA呼应呼应 ：DMA控制器对控制器对DMA恳求判别优先级及屏蔽，向总线判决逻恳求判别优先级及屏蔽，向总线判决逻辑提出总线恳求。当辑提出总线恳求。当

33、CPU执行完当前总线周期即可释放总线控制权。此执行完当前总线周期即可释放总线控制权。此时，总线判决逻辑输出总线应对，表示时，总线判决逻辑输出总线应对，表示DMA曾经呼应，经过曾经呼应，经过DMA控制器控制器通知通知I/O接口开场接口开场DMA传输。传输。一个完好的一个完好的DMA传输过程必需经过下面的传输过程必需经过下面的4个步骤：个步骤：DMA直接存储器访问直接存储器访问 DMA传输传输 ：DMA控制器获得总线控制权后，控制器获得总线控制权后，CPU即刻挂起或只执行内部即刻挂起或只执行内部操作，由操作，由DMA控制器输出读写命令，直接控制控制器输出读写命令，直接控制RAM与与I/O接口进展接

34、口进展DMA传传输。在传送过程中不需求中央处置器的参与，但开场时需提供要传送数据输。在传送过程中不需求中央处置器的参与，但开场时需提供要传送数据的起始位置和数据长度。的起始位置和数据长度。DMA终了终了 ：当完成规定的成批数据传送后，：当完成规定的成批数据传送后，DMA控制器即释放总线控制控制器即释放总线控制权，并向权，并向I/O接口发出终了信号。接口发出终了信号。I/O接口收到终了信号，一方面停接口收到终了信号，一方面停 止止I/O设设备的任务，另一方面向备的任务，另一方面向CPU提出中断恳求，使提出中断恳求，使CPU从不介入的形状解脱，从不介入的形状解脱，并执行一段检查本次并执行一段检查本

35、次DMA传输操作正确性的代码。最后，带着本次操作结传输操作正确性的代码。最后，带着本次操作结果及形状果及形状 继续执行原来的程序。继续执行原来的程序。 由此可见，由此可见，DMA传输方式无需传输方式无需CPU直接控制传输，也没有中断处置方直接控制传输，也没有中断处置方式那样保管现场和恢复现场的过程，经过硬件为式那样保管现场和恢复现场的过程，经过硬件为RAM与与I/O设备开辟一条设备开辟一条直接传送数据的通路，使直接传送数据的通路，使CPU的效率大为提高。的效率大为提高。定义：比主存储器体积小但速度快，用于保有从主存储器得到定义：比主存储器体积小但速度快，用于保有从主存储器得到指令的副本指令的副

36、本很能够在下一步为处置器所需很能够在下一步为处置器所需的公用缓冲的公用缓冲器。器。cache高速缓冲存储器高速缓冲存储器 DRAMDynamic Random Access Memory，即动态随机存取存储器，即动态随机存取存储器，最为常见的系统内存，运用电容存储，每隔一段时间，要刷新充电一次，最为常见的系统内存，运用电容存储，每隔一段时间，要刷新充电一次，否那么内部的数据即会消逝，只能将数据坚持很短的时间。性能低，集成否那么内部的数据即会消逝，只能将数据坚持很短的时间。性能低，集成度高，功耗小。度高，功耗小。SRAM Static RAM，它是一种具有静止存取功能的内存，不需求刷新，它是一种

37、具有静止存取功能的内存，不需求刷新电路即能保管它内部存储的数据。性能高，集成度低一样容量内存体积电路即能保管它内部存储的数据。性能高，集成度低一样容量内存体积大，较占用主板面积，功耗大。大，较占用主板面积，功耗大。高速缓冲存储器高速缓冲存储器Cache其原始意义是指存取速度比普通随其原始意义是指存取速度比普通随机存取记忆体机存取记忆体RAM来得快的一种来得快的一种RAM，普通而言它不像，普通而言它不像系统主记忆体那样运用系统主记忆体那样运用DRAM技术，而运用昂贵但较快速的技术，而运用昂贵但较快速的SRAM技术，也有快取记忆体的称号。技术，也有快取记忆体的称号。cache高速缓冲存储器高速缓冲

38、存储器 根本概念根本概念 在计算机存储系统的层次构造中，介于中央处置器和主存在计算机存储系统的层次构造中，介于中央处置器和主存储器之间的高速小容量存储器。它和主存储器一同构成一级的储器之间的高速小容量存储器。它和主存储器一同构成一级的存储器。存储器。 高速缓冲存储器和主存储器之间信息调度和传送是由硬件高速缓冲存储器和主存储器之间信息调度和传送是由硬件自动进展的。自动进展的。 某些机器甚至有二级三级缓存，每级缓存比前一级缓存速某些机器甚至有二级三级缓存，每级缓存比前一级缓存速度慢且容量大。而这时，一开场的高速小容量存储器就被人称度慢且容量大。而这时，一开场的高速小容量存储器就被人称为一级缓存。为

39、一级缓存。组成构造组成构造 高速缓冲存储器是存在于主存与高速缓冲存储器是存在于主存与CPU之间的一级存储器，之间的一级存储器， 由静态存储芯片由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得组成，容量比较小但速度比主存高得多，多， 接近于接近于CPU的速度。的速度。主要由三大部分组成：主要由三大部分组成：Cache存储体：存放由主存调入的指令与数据块。存储体：存放由主存调入的指令与数据块。地址转换部件：建立目录表以实现主存地址到缓存地址的地址转换部件：建立目录表以实现主存地址到缓存地址的转换转换 主要包括主存地址存放器、主要包括主存地址存放器、Cache 地址地址存放器等存放器等 交

40、换部件：在缓存已满时按一定战略进展数据块交换，并交换部件：在缓存已满时按一定战略进展数据块交换，并修正地址转换部件。修正地址转换部件。cache高速缓冲存储器高速缓冲存储器 作用引见作用引见 在计算机技术开展过程中在计算机技术开展过程中,主存存取速度不断比主存存取速度不断比CPU操作速操作速度慢得多度慢得多; 中央处置器的高速处置才干不能充分发扬，计算机效率遭中央处置器的高速处置才干不能充分发扬，计算机效率遭到影响到影响; cache可用来缓和中央处置器和主存储器之间速度不匹配可用来缓和中央处置器和主存储器之间速度不匹配的矛盾的矛盾. cache的容量只需主存的几百分之一，但存取速度能与的容量

41、只需主存的几百分之一，但存取速度能与CPU相匹配相匹配. 根据程序部分性原理，正在运用的主存储器某一单元临近根据程序部分性原理，正在运用的主存储器某一单元临近的那些单元将被用到的能够性很大。的那些单元将被用到的能够性很大。 因此，当中央处置器存取主存储器某一单元时，计算机硬因此，当中央处置器存取主存储器某一单元时，计算机硬件就自动将包括该单元在内的那一组单元内容调入件就自动将包括该单元在内的那一组单元内容调入cache，CPU即将存取的主存储器单元很能够就在刚刚调入到高速缓冲即将存取的主存储器单元很能够就在刚刚调入到高速缓冲存储器的那一组单元内。存储器的那一组单元内。 于是，中央处置器就可以直

42、接对高速缓冲存储器进展存取。于是，中央处置器就可以直接对高速缓冲存储器进展存取。在整个处置过程中，假设在整个处置过程中，假设CPU绝大多数存取主存储器的操作能绝大多数存取主存储器的操作能为存取高速缓冲存储器所替代，计算机系统处置速度就能显著为存取高速缓冲存储器所替代，计算机系统处置速度就能显著提高。提高。 高速缓冲存储器最重要的技术目的是它的命中率。高速缓冲存储器最重要的技术目的是它的命中率。一、单总线构造一、单总线构造单总线系统总线单总线系统总线 CPU 主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2 I/O接口接口 I/O 设备设备n I/O接口接口小型计算机、微型计算机

43、多采用此构造小型计算机、微型计算机多采用此构造单总线构造的优缺陷单总线构造的优缺陷优点：构造简单，便于扩展优点：构造简单，便于扩展缺陷：缺陷：1、一切传输经过总线，易构成计算机系统的瓶颈、一切传输经过总线，易构成计算机系统的瓶颈 2、不允许两个以上部件在同一时辰向总线传输信息，、不允许两个以上部件在同一时辰向总线传输信息， 影响系统任务效率的提高影响系统任务效率的提高 1. 双总线构造双总线构造主存、主存、CPU速度高，速度高，I/O设备速度低，主设备速度低，主存总线与存总线与I/O总线分开总线分开具有特殊功能的处置器具有特殊功能的处置器CPU将一部分功能下放将一部分功能下放由通道对由通道对I

44、/O一致管理一致管理完成外设和主存间传送完成外设和主存间传送通道通道 I/O接口接口 设备设备n I/O接口接口 设备设备0 CPU主存主存主存总线主存总线I/O总线总线二、多总线构造二、多总线构造大、中型计算机系统多采用此构造大、中型计算机系统多采用此构造双总线构造的优缺陷双总线构造的优缺陷优点：将速度较低的优点：将速度较低的I/O设备从单总线上分别出来设备从单总线上分别出来 构成主存总线和构成主存总线和I/O设备分开的构造设备分开的构造 通道可以发扬辅助管理的功能，提高系统的吞吐才干通道可以发扬辅助管理的功能，提高系统的吞吐才干 缺陷：缺陷：I/O设备速度也有不同高速局域网卡、高性能图形卡

45、设备速度也有不同高速局域网卡、高性能图形卡属于高速属于高速I/O设备，设备，FAX、modem等属于低速等属于低速I/O设备，共用设备，共用总线不利于计算机任务效率的提高。总线不利于计算机任务效率的提高。小汽车与大货车小汽车与大货车 2. 三总线构造三总线构造主存总线主存总线DMA总线总线I/O总线总线 CPU 主存主存设备设备1 1设备设备n n高速外设高速外设I/O接口接口I/O接口接口I/O接口接口DMA总线：用于高速总线：用于高速I/O设备磁盘、磁带与主存之间直接交换信息。设备磁盘、磁带与主存之间直接交换信息。在三总线构造中，任一时辰只能运用一种总线，主存总线与在三总线构造中，任一时辰

46、只能运用一种总线，主存总线与DMA总线不能总线不能同时对主存进展存取，同时对主存进展存取，I/O总线只需在总线只需在CPU执行执行I/O指令时候才干用到。指令时候才干用到。3. 三总线构造的又一方式三总线构造的又一方式局域网局域网系统总线系统总线CPUCache部分总线部分总线扩展总线接口扩展总线接口扩展总线扩展总线Modem串行接口串行接口SCSI部分部分I/O控制器控制器主存主存部分总线：用于处置器与高速缓存或更多部分设备之间直接交换信息。部分总线：用于处置器与高速缓存或更多部分设备之间直接交换信息。扩展总线：用于衔接局域网、串行接口扩展总线：用于衔接局域网、串行接口I/O等并经过接口与系

47、统总线相连等并经过接口与系统总线相连4. 四总线构造四总线构造多媒体多媒体 Modem主存主存扩展总线接口扩展总线接口高速局域网高速局域网SCSICPU串行接口串行接口FAX系统总线系统总线部分总线部分总线高速总线高速总线扩展总线扩展总线图形图形Cache/桥桥高速总线：挂接高速高速总线：挂接高速I/O设备，亲密设备，亲密CPU与高速设备联络，并衔接扩展总线。与高速设备联络，并衔接扩展总线。1. 传统微型机总线构造传统微型机总线构造三、总线构造举例三、总线构造举例存储器存储器SCSI 控制器控制器主存控制器主存控制器ISA、EISA 8 MHz的的16位数据通路位数据通路规范总线控制器规范总线

48、控制器33 MHz的的32位数据通路位数据通路 系统总线系统总线多媒体多媒体高速局域网高速局域网高性能图形高性能图形 CPU Modem高速、低速高速、低速I/O设备都挂在总线上，出现总线数据传输的瓶颈。设备都挂在总线上，出现总线数据传输的瓶颈。只需将高速外设尽量接近只需将高速外设尽量接近CPU本身的总线，并与本身的总线，并与CPU同步，才能够消除瓶颈。同步，才能够消除瓶颈。2. VL-BUS部分总线构造部分总线构造33 MHz的的32位数据通路位数据通路系统总线系统总线ISA、EISA多媒体多媒体高速局域网高速局域网高性能图形高性能图形图文图文8 MHz的的16位数据通路位数据通路规范总线规

49、范总线 控制器控制器CPU主存控制器主存控制器存储器存储器部分总线部分总线 控制器控制器 SCSI控制器控制器VL BUS Modem高速外设卸下挂到高速外设卸下挂到VL-BUS，相当于在，相当于在CPU和高速外设间架设了高速通道。和高速外设间架设了高速通道。VL-BUS与与CPU关系太严密，很难支持功能更强的关系太严密，很难支持功能更强的CPU，因此出现了，因此出现了PCI总总线。线。3. PCI 总线构造总线构造CPU多媒体多媒体PCI 桥桥高速局域网高速局域网高性能图形高性能图形图文图文PCI 总线总线系统总线系统总线33 MHz的的32位数据通路位数据通路8 MHz的的16位数据通路位

50、数据通路ISA、EISA规范总线规范总线 控制器控制器 SCSI 控制器控制器存储器存储器 ModemPCI总线是经过总线是经过PCI桥路与桥路与CPU总线相连，总线相连，PCI桥路包括桥路包括PCI控制器和加速器。控制器和加速器。PCI总线和总线和CPU总线相互隔离，灵敏性高，支持更多高速设备，支持即插即总线相互隔离，灵敏性高，支持更多高速设备，支持即插即用。用。4. 多层多层 PCI 总线构造总线构造PCI总线总线2存储器存储器桥桥0桥桥4 PCI设备设备桥桥5总线桥总线桥桥桥3桥桥1设备设备桥桥2第一级桥第一级桥第二级桥第二级桥第三级桥第三级桥PCI总线总线4PCI总线总线5PCI总线总

51、线3PCI总线总线1PCI总线总线0存储器总线存储器总线 规范总线规范总线CPUPCI总线驱动才干缺乏时，可以采用多层总线驱动才干缺乏时，可以采用多层PCI总线构造。总线构造。总线上衔接多个部件总线上衔接多个部件什么时候由哪个部件发送信息？什么时候由哪个部件发送信息？如何规定接纳信息的部件？如何规定接纳信息的部件？谁先运用？谁先运用？ 判优控制仲裁逻辑判优控制仲裁逻辑如何发送？如何发送？ 通讯控制通讯控制这些问题需求由总线控制器一致管理，主要包括：这些问题需求由总线控制器一致管理，主要包括：如何防止信息丧失？如何防止信息丧失？如何防止多个部件同时发送？如何防止多个部件同时发送？如何给信息传送定

52、时？如何给信息传送定时？一、总线判优控制一、总线判优控制 总线上信息的传送是由主设备启动，并发出总线总线上信息的传送是由主设备启动，并发出总线恳求信恳求信 号，只需获得总线运用权的主设备才干开场传送号，只需获得总线运用权的主设备才干开场传送数据。数据。 主设备主设备(模块模块)对总线有对总线有 控制权控制权 从设备从设备(模块模块)呼应呼应 从主设备发来的总线命令从主设备发来的总线命令 无控制权无控制权1. 根本概念根本概念 假设多个主设备同时要运用总线，就由总线控制器判优、假设多个主设备同时要运用总线，就由总线控制器判优、仲仲 裁逻辑按一定的优先等级顺序确定哪个主设备能运用总线。裁逻辑按一定

53、的优先等级顺序确定哪个主设备能运用总线。 总线判优控制总线判优控制分布式分布式集中式集中式链式查询链式查询计数器定时查询计数器定时查询独立恳求方式独立恳求方式集中控制优先权仲裁方式公安交管部门集中控制优先权仲裁方式公安交管部门 将控制逻辑集中在将控制逻辑集中在CPU等处等处,需求中央仲裁器需求中央仲裁器分布控制优先权仲裁方式分布控制优先权仲裁方式120急救车、军车急救车、军车 将控制逻辑分散在与总线衔接的各个部件或设备上，将控制逻辑分散在与总线衔接的各个部件或设备上， 不需求中央仲裁器不需求中央仲裁器自举分布式仲裁自举分布式仲裁冲突检测分布式仲裁冲突检测分布式仲裁并行竞争分布式仲裁并行竞争分布

54、式仲裁2. 链式查询方式链式查询方式主要特点：主要特点： 总线授权信号总线授权信号BGBG串行地从一个串行地从一个I/OI/O接口传送到下一个接口传送到下一个I/OI/O接口。假设接口。假设BGBG到达的接口无总线恳求，那么继续往下查询；到达的接口无总线恳求，那么继续往下查询；假设假设BGBG到达的接口有总线恳求，到达的接口有总线恳求，BGBG信号便不再往下查询，该信号便不再往下查询，该I/OI/O接口获得了总线控制权。离中央仲裁器最近的设备具有最接口获得了总线控制权。离中央仲裁器最近的设备具有最高优先级，经过接口的优先级排队电路来实现。高优先级，经过接口的优先级排队电路来实现。优点优点: :

55、 只用很少几根线就能按一定优先次序实现总线仲裁，只用很少几根线就能按一定优先次序实现总线仲裁，很容易扩展设备。很容易扩展设备。缺陷缺陷: : 对讯问链的电路缺点很敏感，假设第对讯问链的电路缺点很敏感，假设第i i个设备的接口个设备的接口中有关链的电路有缺点，那么第中有关链的电路有缺点，那么第i i个以后的设备都不能进展任个以后的设备都不能进展任务。查询链的优先级是固定的，假设优先级高的设备出现频繁务。查询链的优先级是固定的，假设优先级高的设备出现频繁的恳求时，优先级较低的设备能够长期不能运用总线。的恳求时，优先级较低的设备能够长期不能运用总线。控制线控制线3 3根根 BS BS：总线忙，：总线

56、忙，BRBR：总线恳求，：总线恳求，BGBG：总线赞同：总线赞同2. 链式查询方式链式查询方式总总线线控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG数据线数据线地址线地址线BS 总线忙总线忙BR总线恳求总线恳求BG总线赞同总线赞同I/O接口接口13. 计数器定时查询方式计数器定时查询方式主要特点：主要特点： 总线上的任一设备要求运用总线时，经过总线上的任一设备要求运用总线时，经过BRBR线发出总线发出总线恳求。中央仲裁器接到恳求信号以后，在线恳求。中央仲裁器接到恳求信号以后，在BSBS线为线为“0 0的情况的情况下让计数器开场计数，计数值经过一组地址线发向各设备。

57、每下让计数器开场计数，计数值经过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值个设备接口都有一个设备地址判别电路，当地址线上的计数值与恳求总线的设备地址相一致时，该设备与恳求总线的设备地址相一致时，该设备 置置“1 1BSBS线，获得线，获得了总线运用权，此时中止计数查询。了总线运用权，此时中止计数查询。优点：优点： 1 1、每次计数可以从、每次计数可以从“0 0开场，也可以从中止点开场。开场，也可以从中止点开场。假设从假设从“0 0开场，各设备的优先次序与链式查询法一样，优先开场，各设备的优先次序与链式查询法一样，优先级的顺序是固定的。假设从中止点开场，那么每

58、个设备运用总级的顺序是固定的。假设从中止点开场，那么每个设备运用总线的优先级相等。线的优先级相等。 2 2、计数器的初值也可用程序来设置，这可以方便地、计数器的初值也可用程序来设置，这可以方便地改动优先次序。改动优先次序。 3 3、对电路缺点不如链式查询敏感。、对电路缺点不如链式查询敏感。缺陷：缺陷： 1 1、添加控制线设备地址线数；、添加控制线设备地址线数；2 2、控制较复杂。、控制较复杂。控制线控制线log2nlog2n根根 BS BS：总线忙，：总线忙，BRBR：总线恳求，多了一组设备地址线，：总线恳求，多了一组设备地址线，少了少了BGBG 0BS 总线忙总线忙BR总线恳求总线恳求总总线

59、线控控制制部部件件数据线数据线地址线地址线I/O接口接口0BSBRI/O接口接口1I/O接口接口n设备地址设备地址3. 计数器定时查询方式计数器定时查询方式I/O接口接口1 计数器计数器设备地址线设备地址线 14.4.独立恳求方式独立恳求方式主要特点：主要特点： 每一个共享总线的设备均有一对总线恳求线每一个共享总线的设备均有一对总线恳求线BRiBRi和总和总线授权线线授权线BGiBGi。当设备要求运用总线时，便发出该设备的恳求。当设备要求运用总线时，便发出该设备的恳求信号。中央仲裁器中的排队电路决议首先呼应哪个设备的恳信号。中央仲裁器中的排队电路决议首先呼应哪个设备的恳求，给设备以授权信号求，给设备以授权信号BGiBGi。优点：优点： 1 1、呼应时间快，确定优先呼应的设备所破费的时间、呼应时间快，确定优先呼应的设备所破费的时间少，用不着一个设备接一个设备地查询。少，用不着一个设备接一个设备地查询。 2 2、其