JK触发器的设计

1、JK 触发器的设计一、JK触发器的组成在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时 刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲 （CLK） 作为控制信号，只有当 CLK 到来时电路才被“触发”而动作，并根据输入信号 改变输出状态，把这种在时钟信号触发时才能动作的存储单元电路称为触发器。 触发器是边沿触发工作，即只有在上升沿或者是下降沿到来时才会改变内部与输 出的电平。JKJK 触发器是触发器的一种， 这里介绍主从 JKJK 触发器，它实际是由主从两个锁存器 构成，有六个三输入与非门与两个二输入与非门构成。它有两个数据输入端J J、K K，一个时钟脉冲

2、 CLKCLK，两个置位/ /复位端SD、RD，两个输出端Q与Q。其电路图如下所示：JK 触发器的特性方程为：Q 二 KQ（o）二、JK触发器的工作原理如上原理图所示：RD与 SD为置位/复位控制端，由于用的是与非门，置位 与复位控制端为低电平有效。当SD=0，RD=1 时，置位端有效，Q=1, Q-0， 输出置 1；当 SD=1, RD=0 时，复位端有效，Q=0, Q =1,输出端置 1；当 SD=1, RD=1 时，置位与复位端都不起作用，触发器正常工作。CLK 为时钟脉冲，主锁存器是高电平跳变， 当 CLK=1 时，Q主随着输入信号 JK 的变化而变化， 而当 CLK=0 时，主锁存器

3、被锁定，Q主的值不发生变化；从锁存器是低电平跳变，当CLK=1时，从锁存器锁定，Q的值不发生变化，当 CLK=0 寸，锁存器开启，Q的值随着Q主值得变化而变化。因此对于触发器来说，只有当CLK 的值由高电平变为低电平的时候（即 CLK 的下降沿），触发器被触发，Q的值会发生变化。而对于锁存 器，当 J=K=1 时，锁存器发生翻转；当 J=1, K=0 时，锁存器置 1;当 J=0, K=1 时，锁存器置 0;当 J=K=0 时，触发器的状态保持不变。根据上述工作原理，我们可以列出 JK 触发器的真值表:JK01XXXXXM010XXXXX0111 :0001*01110010101101010

4、1110110P 011110011011101010111101P101111100111XX01r 0111XX1010由以上真值表可以求得:当置位/复位端都为 1,时钟脉冲为下降沿时，Q = JQ（。厂 KQ（o）;当置位/复位端都为 1，始终冒充为上升沿时，Q二Q（0）。对真值表进行简化，如下:JK功能01XXX10置 110XXX01置 011V00保持110101置 011V1010置 111V11翻转11TXX保持三、JK触发器的设计由于该 JK 触发器由六个三输入与非门、两个二输入与非门和一个反相器组 成，因此可以采取模块化设计方法，先创建三输入与非门、二输入与非门和反相 器的

5、原理图和版图，然后通过调用它们的原理图和版图来设计JK 触发器。1）JK触发器原理图的创建首先来创建 JK 触发器的原理。先创建三输入与非门的原理图与 symbol，如下所示：接着创建二输入与非门的原理图与 symbol:创建反相器的原理图与 symbol:然后通过调用反相器、二输入与非门和三输入与非门的symbol 来创建 JK触发器的原理图。红色方框中为主锁存器，在 CLK 为高电平时跳变；蓝色方框中为从锁存器， 由于其时钟脉冲前加了一个反相器，它是在CLK 为低电平时跳变。创建 JK 触发器的 symbol，以便搭建仿真测试电路：2）JK触发器版图的创建JK 触发器版图的创建与原理图创建

6、一样，也采取模块化设计原则。先创建三输入与非门的版图，如下左图所示：接着创建二输入与非门的版图，如上右图所示：创建反相器的版图，如下所示：最后通过调用三输入与非门、二输入与非门和反相器的版图来生成JK 触发器的版图，如下所示：对 JK 触发器的版图进行 DRC 佥证，结果如下：对 JK 触发器的版图进行 LVS 验证，结果如下：对 JK 触发器的版图进行 PEX 验证，结果如下：3）JK触发器的仿真验证对 JK 触发器的功能进行仿真验证。首先创建一个仿真电路图，如下图所示。SOUCR 所接电源为 5V 直流信号， S_， D_ J， K, CLK 所接电源分别为周期 为 30us、40us、1

7、us、7us、8us 的 05V 的方波信号，设置好仿真环境，对输入 端 S_、D_ J、K、CLK 和输出端 Q Q_S行瞬态仿真。仿真波形如下所示：图中由上到下七个波形分别为 S_、R_、CLK J、K、Q Q_对图中波形进 行分析。对于 S* D_ S_=1，D_=1 时，输出 Q 与 QJ 随 J、K 信号的变化而变化；当 S_=0,D_=1 时，Q=1, Q_=0 直接置 1, J、K 信号无效；当 S_=1, D_=0 时，Q=Q Q_=1,直接置 0，J、K 信号无效；当 S_=0, D_=0 时，Q=1, Q_=1 J、K 无效， 此时 Q 与 Q_电位并不是相反。除了 S_、RJ 匀为 0 的情况外，S_、R_端的功能与真值表中的描述完全一致， 而由 JK 触发器的电路图可以退出 S_、RJ 匀为 0 时，Q 与 QJ 勺输出都为 1。将上图中中 S_、RJ 匀为 1 时，CLK J、K、Q QJ 勺图形进行放大可以得到 下图。由上图可以分析触发器中输入端 J、K 的作用，显然由上图分析可得，J=1, K=1时，实现翻转功能；J=1, K=0 时，实现置位（置 1）的功能；J=0, K=1 时, 实现复位（置 0）的功能；J=0 看，K=0 时，则输出情况保持不变。显然波形图