一种流水型40MSPS高速采样保持器的原理及电路结构w

1、文章编号：1004-xxxx（2005）一种流水型40MSPS采样保持器的原理及电路结构闫杰1 王百鸣2（1深圳大学 光电子学研究所，广东 深圳 518060） （2深圳大学 信息工程学院EDA技术中心，广东 深圳 518060）摘 要： 本文通过理论分析和实验仿真，提出了一种流水型高速采样保持器S/H电路。采用4个采样率为10MSPS的S/H，组合构成一个流水型电路结构的S/H，采样率达到40MSPS。本文提出的电路结构，在一定程度上解决了采样速率与精度的矛盾关系，可以在组合S/H精度等同于单个S/H精度的前提下，将组合S/H采样速率提高到单个S/H的数倍。关键词： 采样保持器S/H；流水结

2、构中图分类号：TN0 文献标识码：AA special 40 Msample/s Sample-and-Hold Circuit with New Pipeline StructureYAN Jie 1 WANG Bai-ming 2 (1.Institute of Optoelectronics, Shenzhen University, Shenzhen 518060, P.R.China) (2. The EDA Technology Center，College of Information Engineering， Shenzhen University，Shenzhen, Guan

3、gdong 518060, P.R.China )Abstract： A special 40 Msample/s Sample-and-Hold circuit solution with new pipeline structure is proposed. Such solution has been verified by preliminary experiment and simulation. The pipelined circuit is made up of four 10MSPS sample-and-hold amplifiers. The new S/H circui

4、t can solve the conflict between sampling speed and sampling precision on a certain extent. The structure can enhance sampling speed and guarantee the stabilization of sampling precision at the same time.Key words：Sample-and-hold amplifier; Pipelined structureEEACC: 1 引 言采样保持器 (Sample-and-Hold Ampli

5、fier，以下简称S/H)即模拟电路中的寄存器，存储信号的瞬时模拟值。采样保持器可定义为，对不断变化的模拟信号瞬时值进行采样并保持一定时间的电路。通常放在高速高分辨率模数转换器ADC之前，由它在较短时间里完成采样一个输入电压值的任务，并把该电压值保持足够长的时间，再由ADC在这段时间里完成量化和编码操作，以获得更高的技术指标如速度、分辨率、精度等1。除了输入信号变化较缓慢的情况外，大部分高速高分辨率的数据采集系统都必须额外地增加一个高性能的采样保持器S/H2，以改善高性能ADC在高频输入下的信噪比SNR性能，这是因为附加的高性能采样保持器把输入高频信号变成了“直流”信号，高性能ADC再对该“直

6、流”信号进行采样，从而使得电压误差降至最小。2 问题的提出 从原理上讲，单个采样保持器由模拟开关、保持电容、缓冲放大器等三部分组成，其一般性结构如图1所示3,4。图1 单个采样保持器的电路结构参考文献5提出了双个20kSPS采样保持器LF398并行运用于数据采集系统的电路结构，以有效提升系统的最高采样频率从20kSPS到40kSPS。本文借鉴这种想法，结合自身前期工作4，考虑对4个10MSPS采样保持器进行级联组合，构成4级流水结构的S/H电路，从而提升电路的总体采样速率到40MSPS；并讨论了多个采样保持器级联组合以构成多级流水电路结构的S/H的工作原理。3 流水型高速采样保持器的工作原理

7、将多个采样保持器级联组合，加以一定的延迟控制，可以构成多级流水电路结构的S/H。 图2 多级采样保持器的电路结构如上图2所示，每级由一个S/H和一个模拟开关串联而成，S/H完成模拟信号值的存储功能，由时钟控制，使某个模拟开关在一定时间段闭合，则输出此级S/H所存储的信号值。工作当中，只有一级模拟开关处于闭合状态，其它级模拟开关处于断开状态。下图3是多级采样保持器的流水工作状态图。图3 多级流水采样保持器的工作状态图如上图3所示，多级流水采样保持器的工作原理如下：输出状态表示，在时段的初始时刻，SH0将采样值保持，同时与SH0串联的模拟开关SW0闭合，其它所有模拟开关处于断开状态，此时输出SH0

8、所存储的采样值；在时段的初始时刻，SH1将采样值保持，同时SW0断开、SW1闭合，此时输出SH1所存储的采样值；依次下去，OUT端轮流地输出单个SHi所采样的值。当某个S/H的存储值输出时，其它S/H均处于捕获工作阶段。在工作期间，每个S/H都处于捕获或保持工作状态，没有空闲。此电路的优势是，在保证组合S/H精度等同于单个S/H精度的同时，将组合S/H采样速率提高到单个S/H的数倍。即，多级流水采样保持器的采样速率是单个S/H的速率乘以S/H的个数，所以增加S/H个数并进行一定的时序调整，就可提高采样速率。多级流水采样保持器的精度取决于单个S/H的精度，单个S/H的精度又取决于其电路结构、采样

9、电容的电流泄漏等因素；提高电容值、采用反相型结构，都可以提高S/H的精度，但是以牺牲采样速率为代价。采用高精度、低速率的S/H，同时增加S/H的数目，配以必要的时序调整，即可构成高速率、高精度的采样保持器。然而，尚存在的问题是，在本文中i 的值取4，取更大值时系统在高频输入下的信噪比SNR性能会因多模拟开关而变坏。这符合参考文献6的观点。作为美国ADI公司产品应用技术丛书，参考文献6有着很强的理论指导性和技术实用性.4 流水型高速采样保持器的电路以下实际电路和相应仿真波形结果，均通过OrCad Pspice A/D 10.0（Cadence OrCad 10.0）验证和实验。4.1 单个采样保

10、持器的电路图4 单个采样保持器的电路图如图4，模拟开关采用TLC4066，它的闭合和断开延时不一致，需要通过时钟调整；运算放大器选取转换速率SR (slew rate)为5500V/s且单位增益带宽(unit gain bandwidth)UGB为1000MHz的AD8009，带宽大，响应速度快；保持电容值1000PF，保证一定的精度。图5 单个采样保持器的波形如图5，其仿真波形中，线和线×分别是输入正弦信号和输出采样保持信号。为达到较高精度，捕获时间较长。4.2 流水型高速采样保持器的电路采样保持器S/H的时钟：频率10MHz，占空比0.55；模拟开关SW的时钟：频率10MHz，占

11、空比0.125，都为了使模拟开关TLC4066产生合适的开关导通和截止时间。被采样正弦波信号：频率2MHz，动态范围02.4V。图6 流水型高速采样保持器的电路图上图6中，SHi采样保持器模块即图4所示电路，SWi模拟开关模块采用TLC4066。图7 流水型高速采样保持器的波形图7仿真波形中，SHi:CLK和SWi:CLK分别为单个采样保持器和输出选择模拟开关的时钟控制信号，线和线分别是输入正弦信号和输出采样保持信号。为达到较高精度，S/H的捕获时间较长。本电路采用4个单一的S/H构成一个流水型高速采样保持器，每个S/H的采样速率为10MSPS，构成采样速率达40MSPS的流水型S/H。5 结

12、论 通过理论分析和实际电路仿真，提出了一种流水型高速采样保持器S/H电路。在本文的仿真实验中，采用4个采样率为10MSPS的S/H，构成一个流水型电路结构的S/H，采样率达到40MSPS。本文提出的电路结构，在一定程度上解决了采样速率与精度的矛盾关系，可以在组合S/H精度等同于单个S/H精度的前提下，将组合S/H采样速率提高到单个S/H的数倍。参考文献1 D Dallet, Y berthoumieu .A survey on the dynamic characterization of A/D converters J. Measurement , 1998,24:263-279.2 日米

13、山寿一.图解A/D转换器入门M.北京：电子工业出版社，1988.3 钱国飞.集成运算放大器基本原理及应用M.上海：上海交通大学出版社，1992.4 王百鸣，潘志铭，朱明程.新结构高速高精度采样保持器S/H的研究J，微电子学，2003，33（3）；173175.5 祝文浪.并行采样保持电路加快AD转换速度J，电测与仪表，1995.4.6 薛天宇，孟庆昌，华正权.模数转换器应用技术M.北京：科学出版社，2001.（ADI产品应用技术丛书/高光天主编）作者简介：闫杰，1981年生，男（汉族），安徽省人，2003年毕业于合肥工业大学信息工程学院通信系，现为深圳大学光电子学研究所电路与系统专业硕士研究生。主要研究方向: 数据采集与处理、模/数转换电路设计、采样保持电路。Tel：，；E-mail:。王百鸣，