数字逻辑模拟试题

1、数字逻辑模拟试题一.单项选择题1 .表示任意两位无符号十进制数至少需要()二进制数。A.6B.7C8D.92 .余3码的2421码为()。3 .下列四个数中与十进制数(72)10相等的是()A.(01101000)2B.(01001000)2C.(01110010)2D.(01001010)24 .某集成电路芯片，查手册知其最大输出低电平UOLma=0.5V,最大输入低电平Ukmax=0.8V,最小输出高电平U)Hmi=2.7V,最小输入高电平UHmin=2.0V,则其高电平噪声容限UNh=()5 .标准或-与式是由()构成的逻辑表达式。A.与项相或B.最小项相或C.最大项相与D.或项相与6

2、.根据反演规则，F=(A+C)<C+DE)+E的反函数为()。A.F=ACC（BE）EF=ACC（DE）EC.F=（AC-CD-E）EF=ACC（DE）E7、对于TTL或非门多余输入端的处理，不可以（）。A接电源B、通过0.5k电阻接地C、接地D、与有用输入端并联8 .下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。A.与门B.或门C.非门D.与非门9 .将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）。A.或非门B.与非门C.异或门D.同或门10 .以下电路中可以实现线与功能的有（）。A.与非门B.三态输出门C.传输门D.漏极开路门11 .要使JK触发器在时钟作用下的

3、次态与现态相反，JK端取值应为（）。A.JK=00B.JK=01C.JK=10D.JK=1112 .设计一个四位二进制码的奇偶校验器，需要（）个异或门。A 2B. 3C. 4D. 513相邻两组编码只有一位不同的编码是()A.2421BC酗B.8421BCD码C.余3码D.循环码14下列电路中，不属于时序逻辑电路的是()A.计数器B.全加器C.寄存器D.RAM15一个4位移位寄存器，现态为0111，经右移1位后其次态为()A0011或1011B.1101或1110C.1011或1110D.0011或111116为了将正弦信号转换成与之频率相同的脉冲信号，可采用()A.多谐振荡器B.移位寄存器C

4、.单稳态触发器D.施密特触发器17. 一个6位地址码、8位输出的ROM其存储矩阵的容量为()bit.A.64X8B.48C.256D.818某8位DAC2时，输出电压为()A5.10VD.都不是19.PRO照一种可编程逻辑器件。()A.与阵列可编程、或阵列固定的B.与阵列固定、或阵列可编程的C.与、或阵列固定的D.与、或阵列都可编程的20、ROMIF能用于oA.函数运算表B.存入程序C.存入采集的动态数据D.字符发生器二.多项选择题1 .逻辑函数F=AB和G=ADB满足关系（）。A.F=GB.F=GC.F=GD.F=G二12函数F（A,B,C）=£m（1,2,3,6）,G（A,B,C

5、）=£m（0,2,3,4,5,7）,则F和G相“与”的结果是（）。A.m2+m3B,1C.ABD.AB3.设两输入或非门的输入为x和y,输出为z,当z为低电平时，有（）。A.x和y同为高电平；B.x为高电平，y为低电平；C.x为低电平，y为高电平；D.x和y同为低电平.4 .组合逻辑电路的输出与输入的关系可用（）描述。A.真值表B.流程表C.逻辑表达式D.状态图5 .TTL电路在正逻辑系统中，以下输入中（）相当于接1。A.悬空B.通过3kQ电阻接电源C.通过3kQ电阻接地D.通过510电阻接地三填空题1数字逻辑电路可分为组合和两大类。2用与、或、非等运算表示函数中各个变量之间逻辑关系

6、的代数式叫。3.四变量逻辑函数的标准与或式为F(a,b,c,d尸Em(0,2,3,4,6,8,9,11,13)，其标准或与式为，它的反函数的标准与或式为。4三态逻辑门输出有三种状态：0态、1态和。5在组合逻辑电路中，当输入信号改变状态时，输出端可能出现的虚假过渡干扰脉冲的现象称为。6 根据需要选择一路信号送到公共数据线上的电路叫。7 、16个触发器构成计数器，该计数器可能的最大计数模值8触发器按功能分可分为RS、D、JK、T和。9 某计数器的输出波形如图1所示，该计数器是进制计数器。10 .Moore型时序逻辑电路的输出仅仅取决于,而不受电路当时的输入信号影响或没有输入变量。11 .对于一个频

7、率有限的模拟信号，设其最高频率分量的频率为fmax,在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：fs>。12 .为了构成8Kx16bit的RAM需要片1KX8bit的RAM地址线的高位作为地址译码的输入，地址译码使用的是线一线译码器。13 .在A/D转换中，最小量化单位为4,如果使用四舍五入法，最大量化误差为，如果使用只舍不入法，最大量化误差为一。14、10位A/D转换器中，已知输出为258H时，对应的输入电压为1.2V,则当输入的电压为1.8V时，输出的数字量是Ho15. 74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2AiAo=100时，输出Y

8、YY5YY3YYY)=o16. 8线正线优先编码器74LS148的优先权顺序是I7,16,?I1,10,输入低电平有效，输出Y2Y1Y0为二进制反码输出。当I7I6I5I4I3I2I1I0为11010101时，输出丫2丫1Yo=。四、分析题1 .用图形法将下列逻辑函数化成最简“与或”式。F(A,B,C,D)=Em(0,2,4,5,6,7,12)+汇d(8,10)2 .分析图中所示电路的逻辑功能。列出真值表，写出电路输出函数S的逻辑表达式。3、分析图中所示的组合逻辑电路，要求：(1)写出输出Y、Y2的表达式。(2)列出真值表(3)说明电路逻辑功能4根据图中所示4选1数据选择器实现的组合电路，写出

9、输出E表达式并化成最简“与或”表达式。5、时序电路如图所示，写出各触发器的驱动方程、该电路的状态方程，并画出状态转换图，说明电路功能(设各触发器的初态均为0)。6、电路如图所示，已知CP端输入脉冲的频率为10kHz,试分析当输入控制信号A,B,GD,E,F,G,H,I分别为低电平时，Y端输出的脉冲频率各为多少？并说明电路的逻辑功能。五、设计题1.在举力旗到74LS曲主裁判丁当事一“八乙、丙三弁以上裁判任中甲为，PE包括主裁判在内C认'蛆动员Y£门设计YI56I7I8T9F-CGcHTICY2Y3粲合格，1D可发出用屈号,由E蹲4脸科士电路D2D3CR2、试用PLA设计一个满足

10、以下要求的译码电路。该电路输入信号DCB的4位二进制码。输出信号Y、YY3在下列几种情况下有确定的状态：当DCB厮对应的十进制数为13时，Yi=1,Y=Y=0;当DCB厮对应的十进制数为68时，Y2=1,Y=Y=0;当DCB惭对应的十进制数为1113时,Y3=1,Y=Y=0。3,用同步四位二进制计数器74161构成初始状态为0100的七进制计数器。画出状态转换图和连线图。4,用同步四位二进制计数器74160构成48进制的计数器。画出状态转换图和连线图。5、用八选一数据选择器74HC151设计一个函数发生器电路，S1、S2为控制端，AB为逻辑变量输入端，Y为函数发生器输出端，要实现的功能如图所示。计数署6、图（a）是一个序列信号产生电路的框图，其输出L与时钟脉冲CP的波形如图（b）所示。试用边沿D触发器和中规模组合逻辑器件设计该时序电路。JTU7LI7LRU7U7LL-rLLrmLrrib)六、作图题1、图中（d）所示