数电期末模拟题及答案

1、数字电子技术模拟题一、单项选择题（2X10分）1.下列等式成立的是（2.4.A、A?仁AB、AO0=AA、F=Em(1,3,4,7,12)C、A+AB=AD、A+AB=BC、F=Em(0,4,7,5,6,8,9,10,12,13,14,15)D、F=Em(1,2,3,5,6,8,9,10,11,13,14,15)属于时序逻辑电路的是（A、寄存器B、ROM）0C、加法器同步时序电路和异步时序电路比较，其差异在于后者A、没有触发器C、没有稳定状态函数F=(A+B+C+D)(A+B+C+D)(A+C+DD、编码器B、没有统一的时钟脉冲控制D、输出只与内部状态有关，与输入无关将容量为256X4的RAM

2、T展成1KX8的RAM需（A、16C、4在下图所示电路中，能完成Q"10逻辑功能的电路有7?函数F=AC+AB+BC,无冒险的组合为A、B=C=1B、A=0,B=0A=1,C=0&存储器RAM在运行时具有（C、读/写功能256X4的RAMD、B=C=O无读/写功能A、读功能写功能B、(触发器的状态转换图如下，则它是:）T触发器RS触发器C、JK触发器D、D触发器10.将三角波变换为矩形波，需选用）A、多谐振荡器C、双稳态触发器施密特触发器单稳态触发器判断题（1X10分）1、()2、3、4、5、6、7、在二进制与十六进制的转换中，有下列关系：（1001110111110001）

3、b=（9DF1）h8421码和8421BCD码都是四位二进制代码。二进制数1001和二进制代码1001都表示十进制数9°ttl与非门输入采用多发射极三极管，其目的是提高电路的开关速度。OC与非门的输出端可以弁联运行，实现“线与”关系，即CMOS门电路中输入端悬空作逻辑数字电路中最基本的运算电路是加法命。&要改变触发器的状态，必须有CP脉冲的配合。L=Li+L2)9、容量为256X4的存储器，每字4位，共计256字，1024个存储单元。)10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。三、分析计算题(7X6分)1、如果F(A,B,C,D)八m(2,3,4,6,8,

4、9)的最简与或表达式为F=ABD-BC是否存在约束条件？如果存在，试指出约束条件。A、B、C,输出逻辑2、下图为双4选1数据选择器构成的组合逻辑电路，输入量为函数为F1,F2,试写出F1、F2,逻辑表达式。FlF2AOY1Y2A1diodiidi2di33、用一片74138译码器和门电路实现全加器，写出真值表，画出电路图。AAA-124、分析下图所示电路的逻辑功能，弁将结果填入下 表。5、电路如下图所示，设起始状态Q2Qi=00,问经过系统时钟信号3个CP脉冲作用后，Q2Q1处于什么状态？弁画出Q2Q1的波形。cpLTLTLrLrLrL6、图示电路是PAL的一种极性可编程输出结构，若要求丫=A

5、二B二ABC,试用符号“X寸该电路矩阵进行恰当的编程。四、设计题（共2小题，1小题12分，2小题8分，共20分）1、试用正边沿D触发器和门器件设计一个状态转换如0T2T4T1T3的模5同步计数器。弁检查电路的自启动能力。2、用两片74LS290异步十进制计数器芯片设计一个60进制计数器的电路，画出电路连接图。R91Q> QC QB QA74LS9rt2)朋磁 CPb CPaQD QC QB QA(8)74LS90(l)俶 CPb CPa * 2附：74LS290集成芯片功能表CPRoiR02R91R92功能X11为0清0(QdQcQbQa=0000)X任意11置9(QdQcQbQa=10

6、01)任，为0任，为0计数五、综合题（8分）试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器，序列信号为11001101（左位在先），画出电路连线图。附74LS161四位同步二进制加法计数器芯片功能表。74161的功能表R?ID便ep台匕目匕et时钟CP预置数拥输入输Q*Q?Qc出;Q>ABCDeXXXXXXXXUeeeHIXXtABCDABCDHHLXXXXXX?持HHXLXXXXX持HHHHrXXXX计数<!>IIIIDj 一Y 74LSI51二EtRdABCDRcoEpCP->CPQaQrQc0d|o-IIIIGA2Al

7、AO数字电子技术模拟题二、单项选择题(2X10分)1. 在下列数据中，数值最小的是()A、59hB、130oC、1010111bD、10010111842IBCD2. 函数的标准与或表达式是F=(ABBD)CBDACDAB()A、F=Em(0,1,3,4,7,11,13,15)B、尸二刀m(0,1,6,7,8,9,10,11)C、F=Em(0,1,6,7,12,13,14,15)D、F=Em(0,1,4,7,12,13,14,15)3?典型的五管TTL与非门，输入端采用多发射极三极管是为了：A、放大输入信号B、实现或逻辑C、提高带负载能力D、提高工作速度4 .电路由TTL门电路组成,F的逻辑表

8、达式是(A、F=CB+CA?B8、 F=C|B+pA?BC、F=CB1+CA-4-BD、F = CB + C A ? B 实现“线与”的逻辑功能，应选用：A、与门B、与非门C、D、集电极开路门ENJ-F5 .为C传输门h6?下列哪类触发器有一次变化现象()A、同步RS触发器B、主从JK触发器C、边沿JK触发器D、边沿D触发器7.集成十进制加法计数器初态为Q3Q2QlQo=1OO1,经过5个CP脉冲后，计数器状态为A、0000B、0100C、0101D、11108 .下面说法错误的是()A、RAM分为静态RAM和动态RAMB、RAM指在存储器中任意指定的位置读写信息C、译码电路采用CMOS或非门

9、组成9.用容量为16KX8位存储芯片构成容量为64KX8位的存储系统，需()片16KX8位存储芯片，需()根地址线，()根数据线A、4,16,8B、4,14,810.集成单稳态触发器的暂稳态维持时间取决于A、R、C元件参数B、C触发脉冲持续的时间D、C、2,16,8D、2,14,16()。所用门电路的传输延迟时间器件本身的参数:、判断题(IX10分)1、8421码和8421BCD码都是四位二进制代码8。)2、二进制数代码1000和二进制代码1001都可以表示十进制数()3、保险库有一把锁，A、B两名经理各有一把钥匙，必须两名经理同时在才能开锁。用F表示打开保险库锁的状态，F的逻辑表达式为：F(

10、 ( ( ( (有 ( ()4、TSL门输出有三种状态。)5、TG门只用于数字信号的传输。)6、CMOS门电路中输入端悬空作逻辑0使)7、要改变触发器的状态，必须有 CP脉7描配合。)8、掩膜ROM只能限 次 。)9、将三角波变换为矩形波，需选用施密特触发器。)10、矩形脉冲只能通过自激振荡产生。分析计算题(1-5小题每题8分，6小题10分，共50分)1、电路如图所示：(1) 按图直接写出Y的表达式、(2) 根据反演规则写出 Y的反函数Y(3) 根据对偶规则写出 Y的对偶式Y(4) 写出Y的最简与或表达式222组合逻辑电路输入(X、Y、Z)输出(L)波形如图所示，分析该电路的逻辑功能。弁用最少

11、的两输入与非门实现(无反变量输入)3、已知某触发器的状态转换图,写出此触发器的特性方程，并用 器实现它©D和JK触发PH7P曲H = 0PH = O4、电路由JK触发器及与非门构成，试写出特性方程、驱动方程和状态方程。该电路若在K输入处以置0代替Q",则电路功能是否会改变？5、 图示Y = A1J> C11K电路是 PAL 的 种极性可编程输出结构6、由集成四位比较器74LS85和集成计数器74LS161构成一个定时电路如图所示，Z是信号输出端。比较器A3A2A1A0预置为1001,计数器的数据输入端DCBA预置为0010,试问：（1）当Z接在LD端时（Rd置i）,一

12、个Z脉冲周期内包含多少个时钟脉冲CP?（2）当Z接在Rd端时（LD置1）,一个Z脉冲周期内又包含多少个时钟脉冲CP?简单写出分析过程四、设计题（10X2分）2、试用正边沿JK触发器和门器件设计一个模可变同步减计数器。当X=0时M=3;当X=1时，M=4o检查电路的自启动能力。2、用两片74LS290（异步二-五-十进制加计数器）芯片设计一个54进制加计数器，画出电路连接图。附：74LS290集成芯片功能表CPRoiRo2R91R92功能X11为0清0(QdQcQbQa=0000)X任意11置9(QdQcQbQa=1001)任,为0任为0计数QDQCQBQAE9174LS90(2)砂CPbCPa

13、%QDQCQBQA网，74LS9O(1)CPbCPa+数字电子技术模拟题三、选择题（2X10分）1、F=AB+CD的真值表中，F=1的状态有：（a、2个b、4个c、6个2、在系列逻辑运算中，错误的是若A=B,贝UAB=AcA+B=B+C,贝UA=C若1+A=B,1+A+AB=B都正确3、双输入CMOS与非门如右图,输出Z为:a、Z=Ab、Z=AZ=0Z=14、欲使一路数据分配到多路装置应选用带使能端的编码器b、译码器c、选择器d、比较器5、JK触发器在CP脉冲作用下，欲使Qn+1=1,则必须使：（j=1,k=0b、J=0,K=0c、J=0,K=1d、K=16、J=1,触发器的状态转换图如下,则

14、它是:aRS触发器b、D触发c、JK触发器d、T触发器7、将三角波变换为矩形波，需选用施密特触发器b、多谐振荡器双稳态触发器d、单稳态触发器DoQ8,如图所示时序逻辑电路为（a、移位寄存器b、同步二进制加法计数器c、异步二进制减法计数器9、逻辑电路如图所示,当A=“0"，B='T时,C、异步二进制加法计数器C脉冲来到后D触发器（）a、置a。”b、保持原状态c置“Td、具有计数功能B)>a.10、如图所示逻辑电路为（a同步二进制加法计数器b、 异步二进制加法计数器c、 同步二进制减法计数器d、 异步二进制减法计数器二、判断题(2X10分)()1、在二进制与十六进制的转换中

15、，有下列关系：(1001110111110001)b=(9DF1)h()2、8421码和8421BCD码都是四位二进制代码。()3、二进制数1001和二进制代码1001都表示十进制数9。()4、TTL与非门输入采用多发射极三极管，其目的是提高电路的抗干扰能力。()5、OC与非门的输出端可以弁联运行，实现“线与”关系，即L=L1+L2()6、在具有三组与输入端的与或非门中，当只使用其中的两组与输入端时，余下的一组与输入端应接高电平。()7、数字电路中最基本的运算电路是加法器。()8、要改变触发器的状态，必须有CP脉冲的配合。()9、容量为256X4的存储器，每字4位，共计256字，1024个存储

16、单元。()10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。三、化简逻辑函数(12分)1、(6分)用公式法：L=ACABCBCABC2、(6分)用卡诺图法：L=ABBCDABDABCABD四、组合逻辑电路(18分)1、设有一组合逻辑部件，不知内部结构，测得其输入波形A,B,C与输出波形L如图所示，1)试列写出真值表；2)写出逻辑表达式；3)画出由74138译码器构成逻辑图。(本大题10分)7A1138译&21玛忆一nAA器2、下图为双4选1数据选择器构成的组合逻辑电路，输入量为A、B、C,输出逻辑函数为F1,F2,试写出F1,F2,逻辑表达式。(8分)A1Fl F210D1

17、1D12D13D20D21D22D23五、时序逻辑电路（20分）1.（8分）设负边沿JK触发器的初始状态为0,CPJ、K信号如图所示，试画出的波形。2、（ 12分）逻辑电路如图所示，表，5.已知C脉冲波形，画出输出1.写出时钟方程，2.写出驱动方程，3.求 解状态方程，4.列写状态Qo, Qi的波形， 判断该计数器是加法还是减法？是异步还是同步？（设Qo, Qi的初始状态均为“ 00 ”）。（ 12分）六、综合题设计（10分）四位二进制计数器74161的功能表和逻辑符号如下图所示1、试说明该器件的各引脚的作用2、分别用清零法和置数法和适当的逻辑门构造9进制计数器。74161的功能表清#9JK.

18、使能预置数拥输入输出R?EDEPETCPABCDQaQbQcQaLXXX”XXXLLLLHLXXTABCDABCDHHlxXXXXXX保持HHXLXXXXX保持HHHHTXXXX计数<!)II1ETRDABCDRco一EPCP>CPQAQBQCQorFi数字电子技术模拟题一解答及评分标准、单项选择题（2X10分）1、C6、B2、D7、D评分标每题2分3、A8、C,做对一个2分,4、B9、A错误不给分。5、D10、B:、判断题（1X10分）1、”6、X评分标三、分秫!十算题ABDBC2、X7、"每题1分3、X8、X,做对一个1分,4、”9、”错误不给分。5、X10、&quo

19、t;(7X6分)仁F(A,B,C,D)=瓦m(2,3,4,6,8,9,10,11,12,13,14,15)则F中含有无关项（1分），无关项为:2、解答如下：送d(10,11,12,13,14,15)m(2,3,4,6,8,9),（3分）要使FAF,（3分）。FAABCABCABCABCF2=ABBCAC3、全加器真值表列出见右图（写对一个3.5分）0电路连对4分,信号输入端接对Ci-1BiAiSiCi0000000110010100110110010101011100111111(3分)vDrM17415138&1其中使能端接对1.5分（每个0.5分，输出接对2分（每个0.5分），1分

20、）4、Y的表达式如下：写出三态门输出分。分，真值表一个1.5分，共65、输出波形AiA*000110111TrnrDT图中两个T触发器由于信号T二,都是T'触发器。只要受到时钟脉冲信号的触发，触发器就翻转。但是第二个触发器的时钟脉冲信号应为CP2=+CP,只有当Ql£0时，第二个触发器才会随着CP脉冲由0T1，得到上升沿触发而改变状态。画出的QiQ波形如上图（b）所示。（分析2分）从工作波形图可知，经过系统时钟脉冲信号3个CP脉冲作用后，QQ处于状态。（1分），波形画对4分。AABBCCY二A二B二ABC二（ABAB）二ABC（4分），编程画对3分。四、设计题（共2小题，1小

21、题12分，2小题8分，共20分）1、解：设计步骤如下：（1）确定触发器个数KoK=3，因为状态数N=5，符合2K-1<N<2K。电路状态用QQQ1表示。（1分）（2）列状态转换真值表。根据D触发器的次态方程q"*=D，列状态转换真值表，如下表表示。（3分），各个量填对计0.5分。状态转换真值表QQQ1Q广Q广Q广D3D2D1000010010010100100100001001001011011011000000（3）求激励输入方程组。首先要根据状态转换真值表，画Ds、Da、D的卡诺图，然后通过卡诺图化简得到激励输入方程。D3、D2、D的卡诺图如下图所示驱动方程一个1分，

22、共计3分。（4）画电路图。由激励输入方程组，可画电路图如下图所示。（3分）评分标准：清零端接对 各2分，共4分；置位端接对各1分，共 共1分，高位CPa接对1分。五、综合题（8分）解：由于序列信号的长度 N=8，因此首先要将74LS161作为一个模8计 数器使用。（1分）当74LS161芯片的输入端P、T、CT、Ld都接高电平“ 1”时，芯片就是 一个模16计数器， QdQcQbQa的状态号从0、1、2直至15。如果不使用输 出端Qd,则QcQbQa的状态号从0、1、2 直至7。在这种情况下，芯片就可 当作模8计数器使用。（2分）设8选1数据选择器的地址信号输入端从高到低为C、B、A,而74L

23、S161芯片的4个数据输出000JJ1110r经过卡诺图化简得到激励输入方程如下:Qi卡堵国Di =Q3Q2Q1"1程Ds、D2、D中，然后根据D触发器次态方程Q" 1 = D,可知所有的非工作状 态都能进入工作状态，即0-0 001101V?3 00001HF$10D3 = Q2Q1,D2 = Q3Q2,（5）检查能否自启动。首先将非工作状态101110 , 111分别代入激励方101 T 001 ; 110 T 101 T 001 ; 111 T 001。因此电路可以自启动。（1分）2、连接电路如图所示:（6）画完整状态转换图如下图所示。（1分）CP2分，CPb接对各0

24、.5分,Qd Qc Qb QaS9（l） 74LS90Ro（1）Sp（2） CPr c：Pa R。0）*（1）74LS90 小（1）»（2）CPB CPa端从高到低为Qd、Qc、Qb、Qao只需将Qa接A,Qb接B,Qc接C,（2分）数据选择器的8个数据输入端Xo至X7分别接1、1、0、0、1、1、0、1就可以实现设计目的。（2分）电路图如下图所示，图中F为序列信号输出端。（图中D、C、B、A接地，是为了避免干扰信号进入。）（1分）序列信号发生器电路图数字电子技术模拟题二参考答案及评分标准一、单项选择题（2X10分）1.C2.D3.D4.C5.D6.B7.B8.C9.A10。A评分标

25、准：答对1个记2分，答错不得分。二、判断题（1X10分）1. x2.V3.X4.V5.V6.X7.X8.x9.V10x评分标准：答对1个记1分，答错不得分。三、分析计算题（1-5小题每题8分，6小题10分，共50分）L X *YZ *YZ *X *YZ *YZ若方法不同，按结论酌情给分。3、8分（1） 状态真植表：（4分）（2） 特性方程：（1分）Qn 1=pQnPH PHQn "JQnKQn.J = P 二 H K = PH（i 分）Qn 1 =DD =PQn （P 二 H）（1 分图（1分）若方法不同，按结论酌情给仁（移。丫 =（A十 D） ? B +C（2）Y =（A D）（A

26、 D） bc（3） Y =（A D）（A D） BC（4） Y = AD A D B C评分标准如上，若方法不同，按结论酌情给父。8分3分1分1分3分QnPHQn*0000（1）表达L=mnm2m4m7二X二Y二Z4分式：逻辑功判奇电路2分能：电路图：2分4、8分JK触发器的特性方程：Q1=JQKQ驱动方程：J=QnK=Qn2分-n1n_n-n_n状态方程：QQQQQ=02分若K7Qn1=Qn1分电路功能会改变。1分若方法不同，按结论酌情给分。5、8分rMlS.XXX-=1评分标准：第1行编程3分；第2行编程第3、4行编程1分；第5行编程若方法不同，按结论酌情给分。6、10分A>BA-BA<B7485A3A2AIAOB382BlBD100100IQ(1) 一个Z脉冲周期内包含8个时钟脉冲CP。5分(2) 一个Z脉冲周期内又包含9个时钟脉冲CP