HDL课程设计序列检测器的设计

1、课程设计项目成绩评定表一、设计任务及要求：1、设计任务：设计一个“10010”序列的检测器。2、要 求：1、X为数字码流输入，Z为检出标记输出。2、高电平表示“发现指定序列”，低电平表示“没有发现指定序列。3、考虑码流为“1100_1001_0000_1001_0100”。4、当连续的检测到序列“10010”时，输出1，否则输出0。指导教师签名： 年 月 日 二、指导教师评语：指导教师签名： 年 月 日 三、成绩评定：指导教师签名： 年 月 日四、系部意见：系部盖章： 年 月 日设计项目成绩评定表电子与信息工程系 2010年12月 课程设计报告书目录设计报告书目录一、设计目的1二、设计思路1三

2、、设计过程13.1、设计原理13.2、设计模块23.3、测试模块3四、仿真结果4五、主要元器件与设备4六、课程设计体会与建议46.1、设计体会46.2、设计建议5七、参考文献5序列检测器设计一、设计目的1、熟练掌握Verilog 语言。2、熟悉HDL数字系统的设计流程。二、设计思路1、设计功能设计模块。2、设计测试代码。三、设计过程3.1、设计原理序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确

3、序列，知道在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。序列检测器在数据通讯，雷达和遥测等领域中用与检测步识别标志。它是一种用来检测一组或多组序列信号的电路。例如检测器收到一组串行码10010后，输出标志1，否则，输出0。考查这个例子，每收到一个符合要求的串行码就需要用一个状态进行记忆。串行码长度为5位，需要5个状态；另外，还需要增加一个“未收到一个有效位”的状态，共6个状态；S0S5，状态标记符的下标表示有几个有效位被读出。画出状态转换图，如图1所示，很显然这是一个莫尔状态机。6个状态机根据编码原则可以用3位二进制数来表示。图

4、1状态转换图3.2、设计模块module series(clk,x,z,rst); /series detect input clk,rst; input x; output z; reg2:0 state; parameter idle=3'd0, A=3'd1, B=3'd2, C=3'd3, D=3'd4, E=3'd5; assign z=(state=E)?1:0; always(posedge clk) begin if(!rst) state<=idle; else case(state) idle:if(x=1) state

5、<=A; else state<=idle; A: if(x=0) state<=B; else state<=A; B: if(x=0) state<=C; else state<=A; C: if(x=1) state<=D; else state<=idle; D: if(x=0) state<=E; else state<=A; E: if(x=1) state<=A; else state<=C; default: state<=idle; endcase end endmodule3.3、测试模块modu

6、le detecttest; reg clk,rst; reg x; reg20:0 data; wire z; initial begin clk=0; rst=0; #30 rst=1; data=20'b1100_1001_0000_1001_0100; end always #10 clk=clk; always(posedge clk) data=data19:0,data20; always(posedge clk) x=data20; series lut(.clk(clk),.rst(rst),.x(x),.z(z); endmodule四、仿真结果图2序列检测器仿真图

7、当时钟上升沿来临时开始检测，信号从x输入，有信号输入时的下一时钟上升沿开始检测，从图2中可知在第五个上升沿来临时正好检测到一连续串行序列10010立即出现高电平，所以可知设计的程序完全符合要求。五、主要元器件与设备一台安有 ModelSim SE 6.0仿真软件微型计算机。六、课程设计体会与建议6.1、设计体会通过这次对序列检测器的设计与制作，让我了解了设计电路的程序，也让我了解了关于检测器的基本原理与设计理念，要设计一个电路总要先用仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本

8、身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。6.2、设计建议我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于软件的方法。这样会有助于我们进一步的进入状态，完成设计。七、参考文献1张延伟等.Verilog HDL程序设计实例详解. 北京：人民邮电大学，2008年；2夏宇闻. verilog 数字系统设计教程. 北京：航天大学出版社，2004年；3张明.Verilog HDL实用教程.成都：电子科技大学出版社，1999年；4The Verilog Language Reference Manual.1955；5The IEEE Verilog 1364-200