完整所有答案嵌入式系统原理及接口技术复习

1、简答题1. 什么是嵌入式系统？嵌入式系统的特点是什么？答：以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能，可靠性，成本，体积，功耗严格要求的专用计算机系统特点：与应用密切相关，实时性，复杂的算法，制造成本，功耗，开发和调试，可靠性，体积2. 简要说明嵌入式系统的硬件组成和软件组成。答:硬件组成：微处理器，存储器，输入设备和输出设备。软件组成：操作系统，文件系统，图形用户接口，网络系统，通用组建模块。3. S3C2410A的AHB总线上连接了那些控制器？APB总线上连接了那些部件？AHB: LCD控制器，LCD DMA总线控制器，USB主控制器，中断控制器，ExtMaster

2、，电源管理，Nandflash控制器，储存器控制器。APB通用异步收发器，内部集成电路总线（IIC），USB设备控制器，集成电路内部声音总线（IIS）,MMC/SD/SDIO主控制器，通用I/O端口（ GPIO）,看门狗定时器（WDT）, 定时时钟（RTC，总线控制器，A/D转换器，串行外设接口，定时器 /脉宽调制。4. ARM体系结构支持几种类型的异常，并说明其异常处理模式和优先级状态？答，支持7种类型的异常异常处理过程：（进入异常）PS LR CPR9 SPSR设置CPSR勺运行模式位，跳转 到相应的异常处理程序，（异常返回）LFH PC, SPSRCPSR若在进入异常处理时 设置中断禁止

3、位，要在此清楚，复位异常处理程序不需要返回。Reset数据中指快速中断请求（F IQ） 中断请求（IRQ） 指令预取中止未定义指令和软件中止。5. 存储器生长堆栈可分为哪几种？各有什么特点？4种，满递增堆栈：堆栈通过增大存储器的地址向上增长，堆栈指针指向内含有效 数据项的最高地址。指令如LDMFA, STMFA等。空递增堆栈：堆栈通过增大存储器的地址向上增长，堆栈指针指向堆栈上的第一个空位置。指令如 LDMEA, STMEA等。满递减堆栈：堆栈通过减小存储器的地址向下增长，堆栈指针指向内含 有效数据项的最低地址。指令如 LDMFD STMF等。空递减堆栈：堆栈通过减小存储器的地址向下增长，堆栈

4、指针指向堆栈 下的第一个空位置。指令如 LDMEDSTME等。6. 简述存储器系统层次结构及特点。层次结构主要体现在"Cache-主存”层次和"主存-辅存”（Cache,主存储器，辅助 存储器），前者主要解决 CPU和主存速度不匹配的问题，后者主要解决存储器系统 的问题。在存储器体系中 Cache、主存能与CPU直接交换信息，辅存则要通过主存 与CPU交换信息；主存与CPU Cache辅存都能交换信息。7. 简述I2S总线接口的启动与停止过程。通过I2S控制寄存器IISCON控制，当控制寄存器IISCON的地址为O=I2S禁止（停止）；当控制寄存器IISCON的地址为1=I

5、2S允许(开始)。8. 简述ARM系统中的中断处理过程。中断处理过程包括：中断请求、中断排队或中断判优、中断响应、中断处理和中断返回9. ARM微处理器支持哪几种运行模式？各运行模式有什么特点？User：用户模式。绝大部分的任务执行都在这种操作模式下，此为正常的程序执行模式。FIQ:快速中断模式。支持数据传送或通道处理。IRQ:普通中断模式。用于一半中断处理。Supervisor :管理模式。一种操作系统受保护的方式。Abort :中止模式。在访冋数据中止后或指令预取中止后进入中止方式。System：系统模式。是操作系统一种特权级的用户方式。Undef：未定义模式。当执行未定义指令时会进入这种

6、操作模式。10. 当PCLK=66.5MHz时，选择不同的时钟分频(1/2、1/4、1/8、1/16)输入，分别计算 定时器最小分辨率、最大分辨率及最大定时区间。答：最小分辨率：定时器输入时钟频率 =PCLK/ prescaler+1/ dividerW =66 .5/0+1/2=33.2500(MHz)一个计数脉冲时间=1/33.2500MHz=0.0300(us)最大分辨率：定时器输入时钟频率=PCLK/ 255+1 /2=66.5/256/2=129.8828一个计数脉冲的时间 =1/129.8828=7.6992 ( us)最大定时区间：由于 TCNTBn=65535,计数到0共655

7、36个计数脉冲，所以 65536*7.6992=0.5045 (sec)。11. 分析如图所示I2S总线时序图，说明其操作过程。$ck _TLrLrL_n_rLrLTLr 丄WSSDWORD n-1RIGHT CHANNELWORDnLEFT CHANNELWORD n*1RIGHT CHANNEL在I2SLRCK改变后经过1个时钟周期之后，发送器发送下一个字的最高有效位。串行数据通过发送器发送，虽然同步可以使用时钟信号的后沿(从高到低)或前沿(从低到高)，然后在串行时钟信号的前沿，串行数据必须被锁存到接收器。由 于这个限制，传送数据被同步只能使用时钟信号的前沿。左右声道选择线指示正在传送的数

8、据所在的声道。I2SLRCK能够在串行时钟信号的后沿或前沿改变，而它的长度不需要对称。在从设备，I2SLRCK信号在时钟信号的前沿被锁存。I2SLRCK在最高有效位被传送的前一个周期改变。12. S3C2410A与UAD1341通过I2S总线接口连接，试述音频数据传送过程。答：处理器通过IIS总线接口，控制音频数据在S3C2410内存与UDA1341TS之间传送。连接在UDA1314TS上的麦克风信号在 UDA1314内部经过A/D转换器，转换成 二进制数，串行通过DATAO引脚送到S3C2410的IIS模块，在IIS模块中数据转换成 并行数据然后使用通常存取方式或DMA存取方式，将并行数据保

9、存的内存中，而内存中要输出的音频数据使用通常存取方式或DMA存取方式，将数据并行传送到IIS模块在IIS中转换成串行数据，串行通过DATAI引脚送到UDA1314TS,在片内经过D/A转换器，变成模拟信号，经过驱动器，驱动扬声器。13. 简述LCD控制器组成及数据流描述。LCD控制器包括：REGBBANK LCDCDMA TMEGEN, LPC定时控制逻辑单元，VIDPRCS以及 VIDEOMUX组成。当传送请求由总线仲裁器接收时，4个连续的字数据由系统存储器帧缓冲区传送到LCDCDMA内的FIFQ 全部FIFO大小为28个字，分别由12个字的FIFOL和16个字的FIFOH组成。使用FIFO

10、L和FIFOH,用来支持双扫描显示模式，在单扫描显示模式，仅 有FIFO中一个，即FIFOH能够被使用。14. 以下是S3C2410A的串口逻辑方框图，试分析其组成和工作原理。RXDnTXDnIn FIFO mode, all 16 Byte of Buffer register are used as FIlFO itegisler inmode, only i By?e of Buffer regir9V«f is used as Holding register一个波特率发生器、一个发送器、一个接收器和一个控制单元。波特率发生器使用PCLK或UEXTCLK寸钟。发送器和接收器各

11、有一个 16字节的FIFO寄存器和移位器。在FIFO方式，要 发送的数据先写入 FIFO寄存器，然后复制到发送移位器， 通过发送数据引脚 TxDn移位输出； 而接收数据从接收数据引脚 RxDn输入并移位，然后从接收移位器复制到FIFO寄存器、程序分析。给以下程序主要过程加注释，幷写出程序功能1. 汇编程序:IsrIRQsubsp,sp,#4;II修改栈指针:,在栈顶留出4字节空间1stmfdsp!, r8 r9保存R8,R9ldrr9, = INTOFFSET取中断偏移寄存器 INTOTTSE地址ldrr9 , r9;II读中断偏移寄存器 INTOFFSET地址ldrr8 , = Handle

12、EINTO; II读中断向量表首地址addr8 , r8 , r9 , lsl #2; II由中断偏移寄存器INTOFFSE中偏移量乘以 4,加中断丰甘抽+4分旦荊1如祐由粧& he白卓丰由5ldrr8, r8 ；/从向量表中取中断请求对应的服务程序入口地址到R8strr8，sp,#8 ;R8 存堆栈Idmfdsp!, r8-r9,pc;II从堆栈将原R8 （对应中断入口地址）内容送PC,转移到对应中断服务程序，同时出栈R8,R9程序实现的功能：IRQ中断服务程序 课本P257II EINT11、EINT19对应屏蔽位置为 0,允许服务/ EINT0,EINT2,EINT8_23对应屏

13、蔽位置 0，允许服务2. C语言程序段rGPFCON|=2<<0|2<<4;/ 将 GPFO配置成 EINTO和将 GPF2配置成 EINT2rGPGCON|=2<<6|2<<22;II 将 GPG3, GPG11 配置成 EINT11,EINT19功能rINTMOD=0;II中断模式寄存器设置为0,所有中断均为IRQ类型rEXTINT0|=4<<0|4<<8;II将EINT0和EINT2信号方式设置为上升沿触发rEXTINT1|=4<<12;II将EINT11信号方式配置为上升沿触发rEXTINT2|=4&l

14、t;<12;II将EINT19信号方式配置为上升沿触发Rei ntmaks&=(i<<11|1<<19) rINTMSK&=(1<<0|1<<2|1<<5);程序实现的功能：中断初始化课本P2553. C语言程序段 void Test_Touchpa nel(void) rADCDLY=50000; /Normal conversion mode delay aboutAdC开始或区间延时rADCCON=(1<<14)+(ADCPRS<<6); IIADCPRS En, ADCPRS Va

15、lue rADCTSC=0xd3; /IWfait,XP_PU,XP_Dis,XM_Dis,YP_Dis,YM_En pISR_ADC = (int)AdcTsAuto; II设置中断程序入口地址rlNTMSK=BIT_ADC; IIADC Touch Screen Mask bit clear 中断屏蔽寄存器中，不屏蔽 INT_ADCrINTSUBMSK&=(BIT_SUB_TC); II 不屏蔽子中断 INT_TCUart_Getch(); II等待键盘输入，等待期间可以按下触摸屏触针，进入中断处理程序rlNTSUBMSK|=BIT_SUB_TC; /屏蔽子中断 INT_TC rl

16、NTMSK|=BIT_ADC;II中断屏蔽寄存器中，屏蔽INT_ADC程序实现的功能：测试触摸屏4. 汇编语言掉电模式，SDRAM自动刷新ldr r0,=REFRESHldr r3,r0件REFRESHmov r1, r3orr r1, r1, #BIT_SELFREFRESHstr r1, r0;Enable SDRAM self-refresh 使 SDRAM 自动刷新mov r1,#16;wait un til self-refresh is issued. may not be n eeded.等待刷新，也可能不需0 subs r1,r1,#1bne %B0四、设计与编程(每题10分，

17、共20分)1. 设计程序，写出实现 LED1LED4轮流闪烁的主程序代码。已知FCLK=400M 不考虑分频函数，FCLK:HCLK:PCL按1:2:4计算，使用端口 GPB0 1、2、3为LED控制端口，低电平点亮。GPBCO N功能描述配置端口 B引脚端，使用位21:0，分别对端口 B的11个引脚端进行配置。00:输入；01:输出；10：第2功能；11:保留程序代码：void dely(U32 tt)U32 i;for(;tt>0;tt-)|for(i=0;i<10000;i+)int Main (i nt argc, char *argv)int i;U8 key;U32 m

18、pll_val=0;int data;mpll_val = (92<<12)|(1<<4)|(1);/init FCLK=400M, so change MPLL firstChangeMPIIValue(mpll_val>>12)&0xxff, (mpll_val>>4)&0x3f, mpll_val&3);Cha ngeClockDivider(key, 12);MMU_DisablelCache();MMU_DisableDCache();rGPBCON = 0x155555;data = 0x06;while(1)

19、IrGPBDAT = (data<<5);dely(120);data =data;lreturn 0;2. 根据Nand Flash控制器工作原理，试在图中画出 S3C2410A的Nand Flash控制器与K9F2808U0C芯片的连接关系，并简单描述其操作过程。3. S3C2410A的LCD控制器初始化程序主要包括配置LCD引脚用到的GPIQ设置LCDCON寄存器参数等。试配置 C端口、D端口的相关引脚为 LCD功能引脚。写出端口配置初始化程序。void Lcd_Port_l ni t(void)rGPCUP=0xffffffff;rGPCCON=0xaaaaaaaa;rGP

20、DUP=Oxffffffff;rGPDCON=Oxaaaaaaaa; rGPCCON|=2<<12|2<<14|2<<16;Uart_Printf("InitializingGPIO ports n”);4. 用S3C2410A或S3C2440的串口 1实现串口通信。试设计不带流量控制的简单收发程序， 包括初始化程序，发送程序和接收程序。所用寄存器描述如下:ULCONn位描述60 :正常模式；1:红外模式5：3Oxx：无奇偶校验；100:奇校验101 :偶校验110:强制奇偶校验/校验 1 ; 111 :强制奇偶校验/校验020 :每帧1个停止位；

21、1 :每帧2个停止位1:000: 5 位；01: 6 位；10: 7 位；11 : 8 位UCO Nn的位功能位描述波特率时钟选择100:使用 PCLK , 1:使用 UEXTCLK发送中断请求类型选择90:脉冲；1:电平接收中断请求类型选择80:脉冲；1:电平Rx超时中断使能控制70:禁止；1:使能接收错误状态中断使能控制60:禁止；1:使能回送模式选择50:正常模式；1:回送模式发送模式选择3:200 :禁止；01:中断请求或查询模式；接收模式选择1：000 :禁止；01:中断请求或查询模式；UMCONn的位功能位描述AFC使能40:禁止；1:使能请求发送00: RTS无效；1: RTS有

22、效已定义宏如下：#defi ne WrUTXHO(ch) (*(volatile un sig ned char *)0x50000020)=(u nsig ned char)(ch)#defi ne RdURXH0()(*(volatile un sig ned char *)0x50000024)程序设计(要求加注释)：voidUart_Init (int pclk , int baud) int i;if (pclk= =0)pclk= PCLK;Switch( ncha nn el)case UART0/UART0rUFC0N0=0x0; /UART0 FIFO 控制寄存器，FIFO

23、禁止 rUMC0N0=0x0; /UART0 MODEM 控制寄存器，AFC禁止rULCON0= 0x3;/行控制寄存器：正常模式，无奇偶校验， 1位停止 位，8位数据位rUCON0= 0x245 ;/控制寄存器rUBRDIV0 =(int)(pclk/16 . /baud+0.5)-1) ;/ 波特率因子寄存器break;case UART1 ./UART1case UART2 ./UART2default:break;for (i = 0; i< 100; i+);void Uart_SendByte (int data)if (whichUart= =0)if (data= =&#

24、39; n')while (! (rUTRSTAT& 0x2);Delay (10);/延时，与终端速度有关WrUTXH0 (' r');丄while(!(rUTRSTAT0& 0x2);/等待，直到发送状态就绪Delay (10);WrUTXHO (data);char Uart_GetKey (void ) 一if (whichUart = = 0) if (rUTRSTAT& 0x1)/UARTO 接收到数据return RdURXHO ();else return 0 ;5. S3C2440的bank6使用32位数据总线与 SDRAM芯片

25、HY57V561620连接，每片SDRAM为32MB存储空间，16位数据线。试画出二者之间的连接电路图。在下图中SDRAM芯片引脚引出线上标出连接到S3C2440芯片上的对应引脚名称。2bTTTT4TAOU6DQOAlDQ1A2DQ?A3DQ3A4DQ4A5呻A6心A7DQ?AB1X)8A9DQ9AIODQIOAl)DQ11A12DQ卫BADL>Q 14BAILX)5LDQMr.SCSUDQMnSAASnSCASSCKEnWESCLKVDDOSQVDD1VS&l5D202'UDQ0DL>Q1VSSQ1 DL)Q2L)L>Q?SSO3斗3781013竝44454

26、748505：5319IS1716VI1TF3g434Q-I232425%29帥31*气 JJS422邛加211J1ST41石124652AOlL>Qt?AlL1>Q1A21X)2AlLX>3A41WA?L>Q5A6DQ6A7A8DQ*21X)5AIODQ3Oai irx>nA12EXJ12DQ3HAULXJI4BA JDQ35LIXJMnSSUDQ划nSRASFjSCASSC KE SCLKiME5D0VSSDDD1VSS1 vss?V1)D?YDDQL*SSQ()VD1X?VSSQVD1?92VSSQ2VS5Q3VDi)qmz i457S10111542444

27、5474£50-53191ft17161142!g4349简单描述工作原理：地址总线 ADDR25:24分别与SDRAM的BA1、BAO连接，选择芯片内部的bank3bankO。由于数据总线为 32位，所以地址总线 ADDR1:0被忽略，地址总线ADDR14:2与SDRAM的A12:0连接，传送行地址和列地址。数据总线U6连接低十六位，U7连接高十六位。一、 填空1. 嵌入性”专用性”与计算机系统”是嵌入式系统的三个基本要素。2. IP核分为软核、硬核、固核。3. 嵌入式系统通常由包含有嵌入式处理器、嵌入式操作系统、应用软件和外围设备接口的 嵌入式计算机系统和执行装置（被控对象）组成

28、。4. 嵌入式计算机系统是整个嵌入式系统的核心，可以分为硬件层、中间层、系统软件层和 应用软件层。5. 硬件层中包含嵌入式微处理器、存储器、通用设备接口和I/O接口。嵌入式微处理器是嵌入式系统硬件层的核心。6. 系统初始化过程按照自底向上、从硬件到软件的次序依次可以分为片级初始化、板级初始化和系统级初始化3个主要环节。7. 系统软件层通常包含有实时多任务操作系统（Real-time Operation System，RTOS、文件系统、图形用户接口 （Graphic User In terface , GUI）、网络系统及通用组件模块组成。RTOS是嵌入式应用软件的基础和开发平台。8. ARM

29、处理器共有37个寄存器，31个通用寄存器，6个状态寄存器。 寄存器R13通常用作堆栈指针，称作SP。寄存器R14用作子程序链接寄存器，也称为链接寄存器 LK （ LinkRegister）。9. FIQ模式有7个分组的寄存器 R8R14,映射为 R8_fiqR14_fiq。在ARM状态下，许多FIQ处理没必要保存任何寄存器。User、IRQ、Supervisor、Abort和Undefined模式每一种都包含两个分组的寄存器R13和R14的映射，允许每种模式都有自己的堆栈和链接寄存器。10. 寄存器R15用作程序计数器（PC）。在ARM状态，位1:0为0，位31:2保存PG11. 程序状态寄存

30、器 CPSR的 N、Z、C、V分别指，1=1指-、F=1指-,M4 : 0用 做。12. ARM指令集大致分为6类：分支/跳转指令、存储器访问指令、数据处理指令、程序状 态寄存器指令、异常中断指令、协处理器指令。指令解析举例：13. LDR R0,R1;将存储器地址为 R1的字数据读入寄存器 R0。14. STR R0, R1,# 8 ;将R0中的字数据写入以 R1为地址的存储器中，并将新地址R1+ 8写入R1。15. ADDS R1,R1,#1 ;加法指令，R1+ 1 = R1 影响 CPSR寄存器，带有 S16. LDMFD R13!, R0, R4-R12, PC;将堆栈内容恢复到寄存器

31、（ R0, R4到 R12, LR）。17. S3C2410A的CPU内核采用的是16/32位ARM920T内核，同时还采用了 AMBA （先进的 微控制器总线体系结构）新型总线结构。18. ARM920T采用了 MMU , AMBA总线和Harvard高速缓存体系结构，该结构具有独立的16KB指令Cache和16KB数据Cache,每个Cache都是由8字长的行组成的。19. 2 个 USB 主设接口 /1 个 USB 从设接口20. 117 位通用 I/O 口和 24 通道外部中断源；21. 电源控制模式有正常、慢速、空闲和电源关断4种模式；22. ARM 处理器支持用户、快中断、中断、

32、管理 、 中止、系统和未定义等 7 种处理器模 式，除了用户模式外，其余的均为特权模式；23. ARM 微处理器支持四种类型的堆栈，即： 满递增堆栈 、满递减堆栈 、空递增堆栈 、空 递减堆栈 。24.24. 8通道10位ADC和触摸屏接口；25. 支持小大端方式26. ARM体系结构使用单一、线性地址空间。将字节地址做为无符号数看待，范围为（0232 1 ）。27. 地址空间：8个存储器bank,每bank 128 MB （byte）（总共1GB）。28. 对于字对齐的地址 A,地址空间规则要求如下：地址位于 A的字由地址为 A、A+ 1、A+ 2和A+ 3的字节组成；地址位于 A 的半字由

33、地址为 A 和 A1 的字节组成；地址位于A+ 2的半字由地址为 A+ 2和A+ 3的字节组成；地址位于A的字由地址为 A和A+ 2的半字组成。29. ARM 系统使用存储器映射 I/O。 I/O 口使用特定的存储器地址,当从这些地址加载（用 于输入）或向这些地址存储（用于输出）时,完成 I/O 功能。30. bank0 bank6 都采用固定的 bank 起始地址。31. 每个bank支持可编程的8/16/32位数据总线宽度。32. 总线宽度和等待寄存器 BWSCON用来设置总线宽的和等待状态。33. Bank控制寄存器 BANKCONn控制各bank的片选，访问周期。34. 刷新控制寄存器 REFRESH SDRAM的刷新控制寄存器。35. BANKSIZE寄存器：用来设置 BANK的容量。36. 支持从NAND Flash存储器和NOR Flash两种启动方式。在NAND Flash模式下，采用4 KB 内部缓冲器用于启动引导37.