译码器和数据选择器实验报告

1、译码器和数据选择器12级电子信息工程朱加熊实验目的1、熟悉集成译码器和数据选择器。2、掌握集成译码器和数据选择器的应用。3、学习组合逻辑电路的设计。实验仪器及材料1、双踪示波器2、器件：74LS00 二输入端四“与非”门1片74LS20 四输入端双“与非”门1片74LS139 双 2-4 先译码器 1 片74LS153 双 4 选1 数据选择器1片实验容1、译码器逻辑功能测试 将74LS139译码器按图3.1接线，按表3.1分别置位输入电平，填输出状态表。仿真结果74LS139DY0Y1Y2Y32、译码器转换将双2-4线译码器转换为3-8译码器。(1)、画由转换电路图。(2)、在试验箱上接线并

2、验证设计是否正确。(3)、设计并填写该3-8线译码器逻辑功能表， 画由输 入、输曲波形。电路图逻辑功能表出值为1XLC1ABCY000Y0001Y1010Y2011Y3100Y4101Y5110Y6111Y7注：表中Y=Yi表示Yi=0,其余输器的测试及应3、数据选择(1)、将双4选1数据选择器74LS153参照图3.2接线,测试其逻辑功能并填写功能表3.2.(2)、将试验箱上4个不同频率的脉冲信号接到数据选择器4个输入端，将选择端置位，使输入端分别观察到4种不同频率的脉冲信号。(3)、分析上述实验结果并总结数据选择器的作用。逻辑功能表输出控制选择端数据输入端输出EA1 A2D3 D2 Di

3、DoYHX XX X X XLLL LX X X LLLL LX X X HHLL HX X L XLLL HX X H XHLH LX L X XLLH LX H X XHLH HL X X XLLH HH X X XH4、应用设计(1)、用2-4线译码器74LS139和少量逻辑门设计一个一 位全减器。列由真值表和卡诺图，画由原理图，在实验箱上 接线并验证设计是否正确。(2)、用4选1数据选择器74LS153和少量逻辑门设计一 个1位全加器。列由真值表和卡诺图，画由逻辑图，在实验 箱上接线并验证设计是否正确。全减器逻辑功能表AnBnCnCn+1Dn0000000111010110111010

4、001101001100011111原理图XLC1CnBnAn74LSOONU1AHQ，IdU1B74LS20N74LS139N74LS2QNU3B74LS139N全减器原理图DnCnX仿真结果Cn+1塞雷殳境器次LS4 其期DOO0DCa00 1DD1T0020101"3011T口 010000051D100D611000 D 71111OOOOCOCO ABCDEFGHSn潼能爱居-XLCI14出® 000Ca00 1D1T002101 OS110口001UQ50100061000071111OOOOCOCO ABCDEFGH全加器逻辑功能表AiBiCiC+iSi原理图0000000101010010111010001101101101011111XLCL登加器原理国仿真结果Ci+100000000H G F E D C B1 01 一 内日rsir 皆 p A|BA|B T NAM 口O 1 O 1 O 1 O 1 o o 1 1 D- o T 1DODD11110 12 3 o o o O箜霜变换骂-XL匚1出组合逻辑电路的设计方法1 .进行逻辑抽象 1）确定输入变量和输生变量;2）定义逻辑状态的含义;3）列