第16章存储器与可编程逻辑器件6页

1、精品文档精品文档第16章存储器与可编程逻辑器件例16.1试用如图16.1所示的8X4位ROM实现一个排队组合电路。电路的功能是输入信号A,B,C,通过排队电路后分别由Yi,丫2,丫3输出。但在同一时刻只能有一个信号通过，如果同时有两个或两个以上的信号输入时，则按A,B,C的优先顺序通过。解本例给出的是一个8X4位ROM,该ROM的存储体可存储8个4位的二进制代码，并用来实现一个3路输入信号A,B,C的排队电路，要求画出对应的ROM存储矩阵图。依照题意分析列出排队电路的真值表，如表16.1所示。利用3个输入信号作为地址译码器的输入代码，对应于3个输出端的逻辑取值作为存储画出的ROM存储矩阵如的内

2、容，并设4条位线分别为D3=Ya,D2=Yb,Di=Yc,Do=0,图16.2所示。地址洋码器例16.2试用ROM设计一个乘法器实现两个二位二进制数相乘，画出ROM电路的与或逻辑阵列。解：设两个二位二进制数分别为：X -X1X0y =yiy。二位二进制数的乘积（输出）最大为四位，设乘 积为：Z =Z3Z2ZiZo依照所要求的电路功能，列出电路真值表如表16. 2所不；利用ROM实现的乘法器的与或阵列图如 图16. 3所示。XiX 0 Y 1 Y 0Z3 Z 2 Z 1 Z 00 0 0 00 0 0 00 0 0 10 0 0 00 0 1 00 0 0 00 0 1 10 0 0 00 1

3、0 00 0 0 00 1 0 10 0 0 10 1 1 00 0 1 00 1 1 10 0 1 11 0 0 00 0 0 01 0 0 10 0 1 01 0 1 00 1 0 01 0 1 10 1 1 01 1 0 00 0 0 01 1 0 10 0 1 11 1 1 00 1 1 01 1 1 11 0 0 1与阵列666例16.3图16.4所示为已编程的PLA阵列图。说明其实现的逻辑功能。解由图16.4.可知，此PLA所实现的逻辑函数为Y=AY2=aBABY3=bCBC丫4=cDCD由上述逻辑式可知，此PLA实现了四位二进制码到循环码的转换。例16.4用PLA实现8421BC

4、D同步计数器及七段显示译码电路。Yi丫2丫3丫416. 3所示,解（1）设计8421BCD同步计数器。8421BCD同步计数器状态转换表如表根据同步时序电路的设计方法求出所用4个D触发器的激励函数:D1=Q1D2=Q64Q2Q1Q2D3mQqQsQ1Q3Q2Q3D4=Q1Q2Q3Q4Q1Q4Q簿QQ5or10000口001000100L00口1000J100L10100010001)10101011fl1)10011J(»J1100010001010010Q0DrfiA必6cdeg显示000000000D1Q00011001I】11q0100010u0200LQ000110a0100

5、1000010100001005011001000006011100011i170000000000gI0010O'00101)g(2)设计8421BCD七段显示译码电路。8421BCD七段显示译码电路的真值表如表16.4所示。表中输出0表示该段亮；1表示该段灭，通过各段卡诺图化简得：a=ABCDABCb=ABCABCc=abCd=ABCABCABCDe二AABCf"BABCDABCg二ABCBCD由于DCBA表示8421BCD同步计数器的输出，所以令DCBA=Q4Q3Q2Q1,上式可改写为：a=Q4Q3Q2Q1Q3Q2Q1b=Q3QzQiQ3Q2Q1C=Q3QzQid=Q3

6、QzQiQ3Q2Q1Q4Q3Q2Q1e=QiQ3Q2Q1f=QzQ1Q3Q2Q1Q4Q3Q2Q1g=Q4Q3Q2Q3Q2Q1(3)根据设计结果画出PLA阵列图。根据各级触发器的激励函数及七段译码输出方程，可作出PLA阵列图，如图16.5所示。例16.5试用PLA及D触发器实现如图16.6所示4位移位寄存器电路，并画出PLA阵列图。解本题是给定逻辑电路的原型，求用PLA构成具有相同逻辑功能的电路。实际上是要求用PLA实现原电路中的组合逻辑部分，并与触发器构成完整的时序逻辑电路。依照题意，由图16.6所示电路可得：D4=AMMQ3D3=BMMQ2D2)CMMQ1D1=DM当M=0时，并行输入数据信号ABCD。当M=1时，左移位操作。现以寄存器功能选择信号M,并行输入数据信号A