EDA课程设计报告_电子密码锁

1、目录第1章概述2第2章设计要求2第3章总体框图2第4章功能模块44.1 输入模块44.2 限制模块74.3 显示模块15第5章总体设计电路图17第6章设计心得体会19参考文献20第1章概述电子密码锁在生活中十分常见,在这我将设计一个具有较低本钱的电子密码锁,本文讲述了我整个设计过程及收获.讲述了电子密码锁的的工作原理以及各个模块的功能,并讲述了所有局部的设计思路,对各局部电路方案的选择、元器件的筛选、以及对它们的调试、对波形图的分析,到最后的总体图的分析.第2章设计要求本设计名称为电子密码锁,用四个模块,分别为输入模块、限制模块、扫描器模块、显示模块,来限制密码的输入、验证与显示.设计所要实现

2、的功能为：1数码输入：手动用3个拨码开关与3个按键设计三位密码的输入,并在显示器显示出该数值.2数码验证:开锁时输入密码后,拨动RT键使其为高电平,而CHANG囱低电平检测,密码正确时开锁,输出LOCKOPEN灯灭,LOCKCLOSE'亮,表示开锁成功3错误显示：当密码输入错误时,LOCKOPEN亮,LOCKCLOSE灭,表示开锁失败4更改密码：当改变密码时,按下CHANGE使其为高电平,而RT为低电平时,可改变密码.5密码去除：按下REST；去除前面的输入值,去除为“888第3章总体框图1设计方案:电子密码锁,主要由三局部组成：密码输入电路、密码锁限制电路和密码锁显示电路.作为电子密

3、码锁的输入电路,可选用的方案有拨码与按键来限制输入和触摸式键盘输入等多种.拨码与按键和触摸式4*4键盘相比EDA密码锁课程设计简单方便而且本钱低,构成的电路简单,本设计中采用拨码与按键来作为该设计的输入设备.数字电子密码锁的显示信息电路可采用LED数码显示管和液晶屏显示两种.液晶显示具有高速显示、可靠性高、易于扩展和升级的特点,但是普通的液晶存在亮度低、对复杂环境适应水平差的特点,但是在本设计中任然使用LE或码管.根据以上选定的输入设备与与显示器件,并考虑到现实各项密码锁功能的具体要求,与系统的设计要求,系统设计采用自顶向下的设计方案.整个密码锁系统的总体总体框图如图1.1所示.输入模块拨他与

4、按键单脉冲限制输入译码限制模块存放器与清零信号发生电路数值比拟器LED灯开/关锁电路扫描电路三选一选择器显示模块图3.1电子密码锁系统总体框图4.1输入模块1功能介绍第4章功能模块输入时有三个拨码键限制输入,每个拨码各限制一位密码,对于其中一个拨码键每拨一次码按一次按键,表示输入一位,当输入四位时输出一位数,用“888作为初始密码.2输入模块与仿真图形单脉冲限制如图5.1如下列图图5.1上图为单脉冲限制输入,当M给一上升沿信号将在PUL输出一位与之对应的高或低电平四位串行输入并行输出存放器如下列图5.2shifterdinqout0.4；resetICLKIinstl图5.2上图为4为串行输入

5、并行输出存放器,它由4个D触发组成,当reset为高电平时,每给一脉冲输入数据将向右移一位二值代码,它能同时复位3)程序的输入在文本区输入程序,程序如下:单脉冲信号限制puls.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYpulsISPORT(PUL,M:INSTD_LOGIC;ENDpuls;ARCHITECTUREBEHAVEOFpulsISSIGNALTEMP:STD_LOGIC;BEGINPROCESS(M)BEGINIFM'EVENTANDM='1'THENIFPUL='1'THENTEMP&

6、lt;='1'ELSETEMP<='0'ENDIF;ENDIF;ENDPROCESS;Q<=TEMP;ENDBEHAVE;4位串行输入并行输出存放器shifter.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYshifterISPORT(din:INSTD_LOGIC;reset,CLK:INSTD_LOGIC;qout:bufferSTD_LOGIC_VECTOR(0TO3);ENDshifter;ARCHITECTUREactOFshifterISBEGINPROCESS(CLK)BEGINIFr

7、eset="0"THENq:=(others=>'0');ELSEifclk'eventandclk='1'thenq(3):=q(2);q(2):=q(1);q(1):=q(0);q(0):=din;ENDIF;ENDIF;qout<=q;ENDPROCESS;ENDarchitectureact;4.2限制模块1 )功能介绍开锁时输入密码后,拨动RT键使其为高电平,而CHANG叨低电平检测,密码正确时开锁,输出LOCKOPENT灭,LOCKCLOSE亮,表示开锁成功.当密码输入错误时,LOCKOPEN亮,LOCKCLO

8、S灯灭,表示开锁失败.当改变密码时,按下CHANGE键使其为高电平,而RT为低电平时,可改变密码.按下REST；去除前面的输入值,去除为“888.2)限制模块与仿真图形输入译码器图5.3,如下列图»!:«»nnanatitikbbibeKEY：S2：elkq3,.Odata3.Oq13.OI配-finst图5.3上图为译码器将4位二值代码转化成BCM从“0000“1001表示09.表5-1输入译码的真值表DCBAY1Y2Y3丫4字形0000000000001000110010001020011001130100010040101010150110011060111

9、01117100010008100110019输入输出表5-1总功能限制模块图5.4,如下列图图5.4当CHANG囱高电平且rt为低电平时开始输入密码这时lockopen为高电平,而lockclose为低电平,当rt为高电平,change为低电平时开始检测密码,如上图开始密码为"108当再次出现"108"时lockopen为高电平,而lockclose为低电平,当密码错误时lockopen为低电平,而lockclose为高电平.selqQUt30sel7.0qin13.O1qln23.Oqin33,.Oelkrst如上图多路选择器可以从多组数据来源中选取一组送入目

10、的地,在本设计中利用多路选择器做扫描电路来分别驱动-a章IFlf2.一eu一曼谷城-3一#一色11色输出装置,可以将低本钱消耗,如上图当输入“819时,在时钟地限制下qout将输出“819,而与之对应的sel扫描对应的数码管.在文本区输入程序,程序如下:输入译码器KEY.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYKEYISPORT(clk:INSTD_LOGIC;data:INSTD_LOGIC_VECTOR(3DOWNTO0);q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);q1:OUTSTD_LOGIC_VECTOR(3

11、DOWNTO0);ENDENTITYKEY;ARCHITECTUREARTOFKEYISBEGINPROCESS(clk,data)ISBEGINIFclk'EVENTANDclk='1'THENCASEdataISWHEN"0000"=>q<="0000"q1<="0000"WHEN"0001"=>q<="0001"q1<="0001"WHEN"0010"=>q<="001

12、0"q1<="0010"WHEN"0011"=>q<="0011"q1<="0011"WHEN"0100"=>q<="0100"q1<="0100"WHEN"0101"=>q<="0101"q1<="0101"WHEN"0110"=>q<="0110"q1<="

13、0110"WHEN"0111"=>q<="0111"q1<="0111"WHEN"1000"=>q<="1000"q1<="1000"WHEN"1001"=>q<="1001"q1<="1001"WHENOTHERS=>q<="0000"q1<="0000"ENDCASE;ENDIF;ENDPRO

14、CESS;ENDARCHITECTUREART;总功能限制模块Eleclock.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYEleclockISPORT(NB:INSTD_LOGIC_VECTOR(3DOWNTO0);NS:INSTD_LOGIC_VECTOR(3DOWNTO0);NG:INSTD_LOGIC_VECTOR(3DOWNTO0);CLK:INSTD_LOGIC;CHANGE,RT:INSTD_LOGIC;DB:OUTSTD_LOGIC_VECTOR(3DOWNTO0);DS:OUTSTD_LOGIC_VECTOR(3DOWNTO

15、0);DG:OUTSTD_LOGIC_VECTOR(3DOWNTO0);LOCKOPEN,LOCKCLOSE:OUTSTD_LOGIC);ENDENTITYEleclock;ARCHITECTUREARTOFEleclockISCOMPONENTKeyISPORT(CLK:INSTD_LOGIC;DATA:INSTD_LOGIC_VECTOR(3DOWNTO0);Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0);Q1:OUTSTD_LOGIC_VECTOR(3DOWNTO0);ENDCOMPONENTKey;SIGNALENABLE,C0,C1,S,ENABLE1:STD_LOG

16、IC;SIGNALTB,TS,TG,D_B,D_S,D_G:STD_LOGIC_VECTOR(3DOWNTO0);BEGINENABLE<=CHANGEAND(NOTRT);ENABLE1<=RTAND(NOTCHANGE);U0:KEYPORTMAP(CLK=>CLK,DATA=>NB,Q=>DB,Q1=>D_B);U1:KEYPORTMAP(CLK=>CLK,DATA=>NS,Q=>DS,Q1=>D_S);U2:KEYPORTMAP(CLK=>CLK,DATA=>NG,Q=>DG,Q1=>D_G);PROC

17、ESS(CLK,D_B,D_S,D_G)ISBEGINIFCLK'EVENTANDCLK="1"THENIFENABLE="1"THENTB<=D_B;TS<=D_S;TG<=D_G;ENDIF;IFENABLE1="1"THENIF(TB<=D_BANDTS<=D_SANDTG<=D_G)THENLOCKOPEN<="1"LOCKCLOSE<='0'ELSELOCKOPEN<="0"LOCKCLOSE<=&qu

18、ot;1'ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDARCHITECTUREART;4选1选择器与扫描器sel.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYselISPORT(QIN1,QIN2,QIN3:INSTD_LOGIC_VECTOR(3DOWNTO0);CLK,RST:INSTD_LOGIC;QOUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);sel:OUTSTD_LO

19、GIC_VECTOR(7DOWNTO0);ENDsel;ARCHITECTUREARTOFselISBEGINPROCESS(CLK,RST)VARIABLECNT:INTEGERRANGE0TO2;BEGINIF(RST='0')THENCNT:=0;sel<="00000000"QOUT<="0000"ELSIFCLK'EVENTANDCLK='1'THENIFCNT=2THENCNT:=0;ELSECNT:=CNT+1;ENDIF;CASECNTISWHEN0=>QOUT<=QIN1;

20、sel<="11111110"WHEN1=>QOUT<=QIN2;sel<="11111101"WHEN2=>QOUT<=QIN3;sel<="11111011"WHENOTHERS=>QOUT<="0000"sel<="11111111"ENDCASE;ENDIF;ENDPROCESS;ENDARCHITECTUREART;4.3显示模块1功能介绍将密码用BCDt段数码管显示2显示模块与仿真波形图5.6,如下列图电绢ThHar-ESU

21、glffl色eCTCTCTCTJ或上色货一回Sant陶欣,日183.ItiBILlOCdIftifl)nMU1麻JO1«I3MKIBl翊Bl1kI6BOffllODOQ皿0BlniEQmW的io：3soQJpl物K13Q监6(1.Ous901lOQ.Ou11田Qui1410krL叫MdllODCCCOO式5,:广图5.6上图将BC网转化到七段译码电路上表5-2BCD-七段数码管的真值表输入输出DCBAY1Y2Y3Y1Y5Y6Y7字形00001111110000010110000100101101101200110111001301000110011401011011011501101

22、0111116011111100007100011111118100111100119表5-2在文本区输入程序,程序如下：Seg7.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSeg7ISPORT(num:INSTD_LOGIC_VECTOR(3DOWNTO0);led:OUTSTD_LOGIC_VECTOR(6DOWNTO0);ENDSeg7;ARCHITECTUREACTOFSeg7ISBEGINLED<="1111110"WHENnum="

23、0000"ELSE"0110000"WHENnum="0001"ELSE"1101101"WHENnum="0010"ELSE"1111001"WHENnum="0011"ELSE"0110011"WHENnum="0100"ELSE"1011011"WHENnum="0101"ELSE"1011111"WHENnum="0110"ELSE&quo

24、t;1110000"WHENnum="0111"ELSE"1111111"WHENnum="1000"ELSE"1111011"WHENnum="1001"ELSE"1110111"WHENnum="1010"ELSE"0011111"WHENnum="1011"ELSE"1001110"WHENnum="1100"ELSE"0111101"WHE

25、Nnum="1101"ELSE"1001111"WHENnum="1110"ELSE"1000111"WHENnum="1111"ENDACT;第5章总体设计电路图1功能介绍将各个模块连接在一起实现.2顶层文件如下:«,'.'"J"JT、hIT.Q、I网:prial-14"'F«I-*pu*ji|qi!,qFP|'i!Fr3波形仿真如下:M芭电TintBar11(M的Iri11ijflra犯itDpsErlOps,ips叫n费Qas1叫厘160pDS加Pm?«p配测fmIEOIjs刊m410pw期pH如:时ItflB越空空-Bwmgl-0初丁一通-色.一组日版M51心EUQ虱6JLlllli1吐一f0工吐W日I,1成FQ他90QB0城£0*EQrmtI1吸E0而工厂一,为画B100'UVEIOeIU11E团BQ曜同用jmnrmnnfmmmTmrjmrjmmjmTmnnfnnjunnnnnnwirjmmuZj.:7'】lLiiafilL：二二口£：1耳*171!?；,打山1一：lUFW®WW(WWW®01MWWSWWMWI&#