基于FPGA高速数据采集系统(终)

1、基于FPGA勺高速数据采集系统设计摘要：基于可编程逻辑器件FPG舟口USB2.0芯片CY7c6801效核心的高速采集系统，设计了在FPGA勺控制下，USB#模块、AD转换模块等协同工作下对输入信号的数据采集系统。介绍了从硬件和软件两个方面来设计数据高速采集系统，重点说明了硬件设计的原理、固件程序的设计思想、应用程序的设计、固件下载驱动程序的开发，USB®制器CY7c68013勺特性，通过VHDL®言设计对USBg制器的访问控制操作、USB空制器固件程序设计、USES区动程序设计。该系统可以实现对信号的高速采集，并通过USB总线与上位机通信，实现在Labview控制界面下进行

2、显示以及数据的存储，这种基于FPGA勺同步采集、实时读取采集数据的设计充分发挥了FPGAKUSB的优点，提高系统采集和传输速度。关键词：FPGA;USB2.0;高速采集；LabviewHighSpeedDataAcquisitionSystemDesignBaseonFPGAAbstract:TakethelogicalcomponentFPGA,USB2.0chipandCY7C68013ascores.ThissystemrealizethehighspeedacquisitionofinputsignalwiththecooperationworkofFPGAcontroller,USB

3、connectorandADconverter.Introducingfromtwoaspectsofhardwareandsoftware,thedesignofhighspeeddataacquisitionSystemfocusesontheprincipleofhardwaredesign,thefirmwareprogramdesign,applicationdesign,developmentoffirmwaredownloaddriver,USBcontrollerCY7C68013characteristicsrealizethecontrolofvisitofUSBcontr

4、ollerandthedesignofUSBcontrollerfirmwareprogramandUSBdriver.BymeansofUSBbusandUpperComputer,thedisplayandstoreofdatacanbeachievedundertheLabviewcontrolinterface.Thedesignofsynchronousacquisitionandreal-timereadgivefullplaytotheadvantagesofFPGAandUSB,improvingthespeedofacquisitionandtransmission.KEYW

5、ORD:FPGA;USB2.0;SpeedAcquisition;Labview目录第一章概述11.1 项目背景及研究意义11.2 国内外研究现状1第二章总体方案设计21 硬件总体方案设计21 软件总体方案设计21.2 FPGAS序流程图21.2 USB芯片程序流程图21.2 LABVIEW程序流程图3第三章硬件设计41 硬件原理设计41 芯片的选择51.4 FPGA的选择51.4 USB芯片选择51.4 A/D的选择51 硬件电路设计61.5 USB芯片外围电路设计61.5 CPLD电路设计71.5 AD电路设计7第四章软件设计8FPGA程序设计8USB固件程序设计10上位机程序设计12第五

6、章系统调试14第六章设计总结17附录附录IProtel原理图附录HFPGAffi层图第一章概述项目背景及研究意义随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分，数据采集系统中主要关注的是精度和采样率的问题。传统的数据采集系统往往采用单片机作为控制器，控制模/数转换（ADC）、存储器和其他外围电路的工作。但由于单片机时钟频率低而且各种功能需要靠软件来实现，很难满足对数据的高速采集的要求。于是高速及超高速数据采集系统产生并得到了快速的发展，基于FPGAF口USB2.0的数据采集方案，提高了系统采集和传输速度并实现了高可靠性、多点的数据采集。研究意义：

7、目前，随着微电子技术的发展，电子自动化设计工具的普及，大规模可编程逻辑器件也越来越得到广泛的实际应用。可编程逻辑器件不仅使系统趋于小型化、集成化和高可靠性，而且具有用户可编程特性，这些优点将缩短系统设计周期，减小设计成本，降低设计风险。不仅如此，部分器件除具有用户可编程能力外，还具有简单的在线可编程能力。其中FPG编程则显得更加灵活，比如，一片FPG瘟片就可替代几片甚至几十片标准器件，其用户可用I/0引脚数目多达数百条。一片FPG就可以实现逻辑功能十分复杂的逻辑部件甚至一个小型数字系统。如果将FPGAI入到数据采集系统中，无疑会使系统的体积更加小巧，其性能更加优越。因此，具有一定的现实意义。国

8、内外研究现状及发展前景国内数据采集器的现况上世纪08年代末到09年初，我国一些仪器厂已研制出了多种数据采集器，其中单通道的有SP201,SC24-®,双通道的有EG3300YE5938型，超小型的有911,902和921型.具有采集静态信号的有SMU9012型，所配套的软件包基本上包括了设备维修管理和基本频谱分析两大部分，能够适应机器设备的一般状况监测和故障诊断，基本上己经达到了国外数据采集器的初期水平。但是，国内数据采集器与目前国外数据采集器相比，在技术上仍然存在着一定差距。主要表现：由于受国内振动等传感器水平的限制，分析频率范围不宽，给一些高速的机器或轴承的诊断等带来了一定的困难

9、；由于数据采集器的内存不大，数据采集器本身的信号处理功能不强，在现场只能做一些简单诊断，精密诊断需要离线到计算机上去做，现场精密诊断功能较弱；设备的软件水平仍在设备维修管理和基本频谱分析上徘徊，机器故障诊断专家系统还需完善，软件人机界面有待改进。数据采集是整个工厂自动化的最前端，测试精度、速度与实现该功能的成本是几个重要因素，数据采集也正朝着这几个方向发展。高速、实时数据采集在运动控制、爆炸检测、医疗设备、快速生产过程（如石油化工过程）和变电站自动化等领域都有非常重要的应用。这些行业中，对高速数据采集的需求远远超过目前实际可以实现的程度。用户的需求促进了技术的发展和新产品的出现，因此，高速数据

10、采集仍然会有长足的发展。发展前景：数据采集技术已广泛应用于工业控制系统、数据采集系统、测自动试系统、智能仪器仪表、遥感遥测、通讯设备、机器人、高档家电等方面。可以预见，随着大规模集成电路技术与计算机技术的发展，数据采集技术将在雷达、通信、水声、遥感、地质勘探、无损监测、语音处理、智能仪器、工业自动控制以及生物医学工程众多领域发挥更大的作用。特别是计算机的发展，网络化可以更好地协调工作，增强系统的可靠性，势必推动数据采集在更加广阔的领域应用。第二章总体方案设计2.1硬件整体方案设计(如图2.1.1).AD专换班»(ADS930)ADE!调理器输入口与图2.1.1整体设计图数据采集和传输

11、系统只要由FPGA(中心控制模块)、USB(串行总线)、A/D转换器以及其它的外围辅助电路组成。A/D转换器的作用是将输入的模拟量转换成数字量，由FPG戚受、缓冲、存储经USB2.0端口传到PC机上。FPGA控制模块的核心部分，主要完成A/D转换器的时钟选取、数据的存储计算以及相应的控制逻辑、实现与PC机的通信等控制任务。USB2.0提供了一个可以和计算机连接的数据传输口，其作用是用来接受主机信号并通过它的端口来控制A/D转换器进行数据的采集。PC机通过USB8口将控制命令和参数给FPGA然后FPG/WtA/D转换器进行时序控制以及对转换数据的接收。2.2软件总体方案设计FPGA程序流程图FP

12、G序B分程序Ig图如图2.2.1所示Q开始读取采样率开始采集N保持图2.2.1FPGA程序流程图USB芯片程序流程图USB6制器采用的是Cypress公司的EZ_USBFX2L源列中的CY7C68013A集成有16KB的片内RAM增弓®的8051微处理器、16位并行地址总线、8位数据总线、I2C总线、双串口、4KB的FIFO的可配置的存储器以及通用可编程接口(GPIF)、智能串行接口引擎和USB2.0收发器。USB5片流程图如图2.2.2所示。厂开始飞初始化LABVIE程序流程图主机断应用程序采用虚拟仪器设计的思想，利用LABVIEW殳定一定的喜好处理算法和易于操作的仪表界面，即可完

13、全替代传统的硬件仪器，如逻辑分析仪等,同时还可将数据存储在计算机中便于后续分析。LABVIE州序流程图如图2.2.3所示。包括了启动判断，采样率改变的判断,还使用了二维数组来分别存储两个通道的数据。开始图2.2.3LABVIE程序流程图第三章硬件设计硬件原理设计硬件原理设计如图3.1所示，模拟输入信号事先经过ADM理电路，在经ADS930的模数转化，将数字信号传递给EPM1270T144C5M,CLPDfUSBd句通过控制线以及I/O口实现控制信息和数字信息的双向传递，与此同时，CPLD!过FIFO总线建立与8051核的链接。而USB5片与PCL是通过US戚口建立相应的联系。5V的电压通过电压

14、转换芯片转换为3.3V,并将此转换的3.3V电压对USB5片进行供电。E2PROMI2C®口实现与USB勺信息交互。模拟输入图3.1数据采集器/波形发生器的硬件原理图芯片的选择FPGA的选择为节约成本，由FPG破其相应的配置电路可由CPLD弋替，这样将便于项目的进行，为此我们采用型号为EPM1270T144C5NCPLD真块。USB芯片选择目前市面上有很多类型的USB的接口芯片，它们要在外部的微控制器的控制下进行操作，如果微控制器的工作频率比较低，势必影响数据传输的速率。CY7c680135片中的FIFOS不需要微控制器的控制就能直接与外围电路进行数据传输，解决了USB高速模式下的带

15、宽问题。选才¥该芯片的另个重要原因Cypress公司为EZ_USBFX冻列产品的开发提供了大量的技术支持，如公司为开发者提供了主控平台，固件开发环境和事例及相应的技术文档。AD的选择将模拟信号转化为数字信号实际上是模拟信号时间离散化和幅度离散化的过程。通过时间离散化由采样保持（S/H）电路来实现，而幅度离散化则由A/D转化器来实现。随着高集成度的提高，有许多A/D芯片将采样保持电路也集成在内部。既减小了体积，又提高了可靠性。在选择A/D转化器时，主要考虑一下几个方面：(1)转换速率A/D的转换速率取决于模拟信号的频率范围(2)量化位数根据A/D转换的原理，A/D转换过程中总存在量化误

16、差。量化误差取决于量化位数，位数越多量化误差就越少。如n位的A/D转化器，其量化误差为1/2n+1。(3)输入信号的电压范围A/D转化器对模拟输入信号的电压范围有严格的要求，模拟信号电压只有处在A/D转化器的额定电压范围内，才能得到与之成正比的数字量。由于在A/D转换器之前已经加了信号调理电路，通过调节放大倍数和直流偏移量，总能满足A/D转化器对输入电压的要求。(4)参考电压VRE睽求A/D转换的过程就是不断将被转换的模拟信号和参考电压VREF相比较的过程。因此，参考电压的准确度和稳定性对转换精度至关重要。(5)控制信号及时序A/D转换器工作时必须由MClMPLD控制，因此，选择A/D转换器时

17、，应考虑接口的方便性和高低电平的兼容。根据以上分析，我们选择BURR-BROWN生产的8位、30MH葡速A/D转换器ADS930ADS93CK用35V电压电源，流水线结构，内部含有采样保持器和参考电压源。3.3硬件电路设计USB芯片外围电路设计电源电路如图所示，USBS备采用总线供电，USB总线供电电压为5V,而CY7c68013勺工作电压为3.3V所以必须通过电压转换才能让设备正常工作，转换后的电压经过电容滤波后提供给主控制芯片。U31VCC3.3C14O.luFINKOUT二二DGNDASM1117-3.3CHC13-O.luF图电源电路由于主控制芯片CY7c6

18、8013内部没有程序存储器,而只提供了8KB的RAM作为程序和数据的复用的存储器，当USB设备一上电时，程序就被加载到RAM中，开始执行。但一断电，内部RAW的信息都和丢失。为了能够让US破备每次上电后都能够正常工作，将设备程序放在上位机上，将设备的ID号存放在外扩的E2PROMb,当US暇备一上电时，计算机获得E2PROM1ID号通过这个ID号自动将固件程序加载到主控制芯片的内部RAMfr,设备开始工作。E2PROW路图如所示，采用24LC64作为外扩的E2PR0M8KB存储空间，采用两个地址寻址，CY7c68013寸采用两个字节寻址的E2PR0MI求其最低位地址线接高电平，其

19、余接低电平。24L?：154图EEPROM电路CPLD电路设计如图所示，其中D1表示上电复位，接通电源时显示亮；D2显示数据采集时的状态，当它亮时表示表示存储器处于空的状态可以采集数据进来，暗的时候表小存储器满。图指示灯电路AD电路设计高速A/D模块由A/D转换器和信号调理电路组成。ESDM-04011块的元件排布图如图所示，ESDM-0401奠块的原理图如图所示。A/D转换器采用3.3V、30MHz8位高速A/D转换器ADS930信号调理电路由150MHz9速双运放MAX4016a成，其增益、直流偏移量可调。R5C5构成低

20、通滤波电路。其引脚功能表如所示。信号发生器/&出的信号加在J2口，经过电压跟随器和偏置放大电路（通过调节PR1可调节增益，PR2电位器可调节直流偏移量）输入到ADS930的“+IN”端转换成数字信号传给FPGA图高速A/D模块原理图引脚名称功能说明引脚名称功能说明1+VS模拟电压源15CLK转换时钟输入端2LVDD数字电压源16OE数据输出使能端3NC无连接171Pwrdn低功耗模式控制端4NC无连接18+VS模拟电压源15Bit8(LSB)数据位（D0）193GND模拟地46Bit7数:牌位（D1）201GND模拟地7Bit6数:牌位（D2）21LpBy正

21、阶梯旁路端8Bit5数据位（D3）22NC无连接9Bit4数:牌位（D4）231VREF1V参考电压输出10Bit3数:牌位（D5）24IN基准电压输入端11Bit2数据位（D6）25LnBy负阶梯旁路端12Bit1(MSB)数:牌位（D7）26CM共模电压输出端13GND模拟地27+IN模拟信号输入端14GND模拟地28+VS模拟电压源表ADS930弓I脚功能表I'ICSDM-0101!T厘可始0|匚等151Icoi叵II.3!*!Pft2叵司1»»|J3O厘可J1NCNCCLKD1D3D5D7NCJ25naHW同Filo图高速A/D模

22、块元器件排布图01oNCNCD0D2D4D6/OEGND第四章软件设计4.1FPGA程序设计FPGA1序在Quartus7.2软件环境中用VHD印言编写，主要分为用行命令接受模块、A/D控制及数据读取模块、4路时钟分频器模块以及USB芯片通信模块几部分组成。采用74161(如图4.1.1)对输入的48MHz勺频率进行分频后总共可以得到四中频率分别为48MHz24MHz12MHz6MHZ具体采用哪一频率通过74151(如图4.1.2)数据选择器进行选择，而它的地址码是接移位寄存器的输出端，根据移位寄存器出数的PA幺PA2值进行频率选择。图4.1.3A/D控制及数据读取BLOCK如图4.1.3,实

23、际应用中目前采用的是8位(ADS930,画原理图是采用16位的A/D转换器以便于下一阶段的系统设计开发。其中主要程序代码如下：architectureoneofADisbeginprocess(clk)beginif(clk'eventandclk='0')thenif(dir='1')thendata_out<="1111111111111111"-data_in；elsedata_out<=data_out-2；endif；endif；endprocess；endone;如图4.1.4,本来是可以通过两根线来控制4种频

24、率变化情况，但由于硬件连接问题，当PA1和PA2同时为低电平是，芯片出现发烫情况，所以我们采用移位寄存器的方法,一根做时钟线，一根做数据线来实现。YW模块主要程序代码如下:图4.1.4用口处理设计部分原理图ARCHITECTUREoneOFYWISSIGNALpcx:STD_LOGIC_VECTOR(0TO3);BEGINPROCESS(clk)BEGINIFclk'EVENTANDclk='1'THENpcx(0)<=data_in;pcx(1)<=pcx(0);pcx(2)<=pcx(1);pcx(3)<=pcx(2);ENDIF;ENDPR

25、OCESS;PA1<=pcx(0);PA2<=pcx(1);ENDone;4.2USB固件程序设计固件是在USBg口芯片加电后，由其他设备加载到CY7c6801讣并在其中运行完成接口数据传送功能的一段程序.其作用是辅助或者说控制硬件来完成预期的设备功能.固件的主要功能包括：初始化工作；辅助硬件完成设备的重新列举过程，对主机的设备响应做出适当的响应；对中断的处理；数据的接受与发送；对外围电路的控制。系统采用了同步FIFO传输方式中的BULK奠式进行数据传送。改动部分代码如下所示：BOOLDR_START()/自定义请求PA0=1;return(TRUE);BOOLDR_STOP()/

26、自定义请求PA0=0;return(TRUE);BOOLDR_1P5M()/send00PA1=0SYNCDELAYPA2=QSYNCDELAYPA2=1;SYNCDELAYPA2=QSYNCDELAYPA2=1;SYNCDELAYPA1=1;PA2=1;其中PA1=QgC据即准备输入Q',而PA2是用来做脉冲触发的，上述程序中当由PA2=Q变为PA2=1时数据PA=Q就被送入移位寄存器，所以可以得到上述程序送出了QQ'表示采样率为1.5MHZ以次类推可以令Q1''1Q''11'时对应的采样率分别为3M6M12M因此也可以通过以上程序来更

27、改采样率。以下是个端点配置寄存器在复位后的初始值：voidTD_Init(void)(.IFCONFIG=Qx43;/使用外部时钟，异步方式，SlaveFIFO方式SYNCDELAY;EP2CFG=QxAQ;/EP2有效，OUTS定为四缓冲(每个缓冲区大小为512字节)SYNCDELAY;EP4CFG=QxQQ;SYNCDELAY;EP6CFG=QxEQ;/EP6有效，INdevicetohostSYNCDELAY;EP8CFG=QxQQ;SYNCDELAY;FIFORESET=Qx8Q;/activateNAK-ALLtoavoidraceconditionsSYNCDELAY;/seeTR

28、Msection15.14FIFORESET=QxQ2;SYNCDELAY;FIFORESET=QxQ6;SYNCDELAY;FIFORESET=QxQQ;SYNCDELAY;PINFLAGSAB=QxE6;SYNCDELAY;PINFLAGSCDQxf8;SYNCDELAY;PORTACFG|=QxQQ;SYNCDELAY;FIFOPINPOLAR=QxQQ;SYNCDELAY;OEA|=QxQF;EP2FIFOCFG=QxQ1;/reset,FIFO2/reset,FIFO6/deactivateNAK-ALL/FLAGA-fixedEP6PF,FLAGB-fixedEP6FF/FLAGC

29、-fixedEP2EF,FLAGD-reserved/SLCS无效/各引脚电平置低，以此方法屏蔽PKEN曲能/AUTOOUT=Q,WORDWIDE=1(16bits)SYNCDELAY;EP2FIFOCFG=0x11;/AUTOOUT=1,WORDWIDE=1SYNCDELAY;EP6FIFOCFG=0x09;/AUTOIN=1,ZEROLENIN=0,WORDWIDE=1SYNCDELAY;/IO设置PORTCCFG=0x00;PORTECFG=0x00;/用口初始化PA0=0;DR_6M();/采样率6MHzenum_high_speed=FALSE;4.3上位机程序设计设备驱动程序是由C

30、ypress公司提供的通用EZ_USB动程序ezusb.sys，该驱动程序预留了很多接口参数，利用这些接口参数和计算机提供的API函数，即可以制作动态库，在VB1序中调用这些动态库，即可以调用驱动程序，从而实现与设备通信。动态库在VC+环境下开发的，主要禾I用USBReadVendRequest两个函编写好的程序经过编译，便可以在工程中的debug文件夹中产生扩展名为.DLL的动态链接库文件，将该动态链接库文件复制在system32目录下，在LABVIEW序中申明动态库后，即可以加以调用。LABVIEW1序设计的前面板如图4.3.1所示。整理程序框图见附录。图4.3.1上位机前面板图我们仿照实

31、际的示波器界面建立了这个高速数据采集系统的界面，包括主要的显示屏，时基和幅值旋钮，位置滑块，接地，测量，通道的选择以及存储功能。其顶上面任意信号发生器，万用表和毫伏表，我们还没有做，打算在今后将这些功能实现。部分功能介绍：.时基旋钮程序框图如图4.3.2所示，在选择框中，我们通过三个常量（分别代表X起点、X终点、X步进量）来调节显示框的很坐标数值。图4.3.2时基旋钮程序框图盯基(ms/Div).测量程序框图如图4.3.3所示，这里我们直接调用LABVIEWJ部测量模块再加显示模块实现。置期依）频率（H公均方根M峰对峰值M图4.3.3测量程序框图.数据分离程序框图如图4.3.4所示，通过DLL

32、WSBRea函数接收USB5片过来的数据，由于上传的数据是一帧CH1一帧CH2所以我们调用了数组分离模块。My_USB,DLLdll:USBRead图4.3.4数据分离程序框图eh-mm_h图4.3.5数据分离程序框图.耦合程序框图如图4.3.5所示，同样采用LABVIE搬大的信号处理模块，讲直流部分从信号中分离。.部分事件处理程序框图如图4.3.6和图4.3.7所示，图4.3.6是存储事件处理程序，这里通过调用DataBuffer全局变量（波形数据缓存区）来存储，另外加入了日期模块，使得在多个存储文件中方便找到我们想要的数据。|L5MlMOM6.OM12.oM87D时间控件引用原值鼻柠周期V

33、endRequest0uarUBTTiUHU»grTT匚jiuia图4.3.6存储事件处理程序图4.3.7是采样率改变时的事件处理程序，这里将1.5M,3.0M,6.0M,12.0M对应成十六进制代码0X01,0X02,0X03,0X04,再加上0XD0g送给USB5片。DOL5M|DL3M|D2;6M|D3:12M图4.3.7采样率改变事件处理程序第五章系统调试使用的仪器示波器TDS1002小口EE1412型函数信号发生器采样率调试（输入信号为500KHzVPP=3.0V采样率为1.5M时波形如图5.1.1所示。采样率为12M时波形如图5.1.2所示。对比两图，很明显采样率越高，波

34、形越接近真实波形。图5.1.2采样率为12M的波形图5.1.1采样率为1.5M的波形5.2频率调试5.2.1输入信号峰峰值给定是3.0V示波器上读出VPP显示为3.04V测出的结果如表5.2.1所示，MATLABJ出的曲线如图5.2.1.示波器显示频率（HZ）1002005001K2KLABVIEV®示频率(HZ)100.11199.8499.61000.2P1996.7LABVIEV®示VPP(V)3.013.013.093.023.04示波器显示频率（HZ）5K10K50K100K200KLABVIEV®示频率(HZ)5008.319992.450000100

35、168P200360LABVIEV®示VPP(V)3.062.77表5.2.1输入信号VPP=3.04V时的各频率数据图5.2.1输入信号VPP=3.04V时的各频率波形5.2.2输入信号峰峰值给定是4.0V示波器上显示为4.04V测出的结果如表5.2.2所示,MATLA幽出的曲线如图5.2.2.示波器显示频率（HZ）1002005001K2KLABVIEV®示频率(HZ)100.0200.5499.3998.32002.0LABVIEV®示VPP(V)3.983.983.993.994.02示波器显示频率（HZ）5K10K50K100K2

36、00KLABVIEV®示频率(HZ)5004.210000.4:50131.4100227P200234LABVIEV®示VPP(V)3.983.923.893.833.59表5.2.2输入信号VPP=4V时的各频率数据图5.2.2输入信号VPP=3.04V时的各频率波形将两个表对比，在输入信号频率小于100K的时候，测的数据还比较准，当输入频率大于100K时，信号出现衰减，分析其原因是AD模块上一级和二级运放出现衰减。第六章设计总结实现了基于FPGA勺高速实时数据采集系统设计，FPGA作为数据采集系统的控制核心，通过软件编程控制硬件实现通道的选择，利用FPGAS制实现A/D转换，并给出控制转换波形。由此可见，控制波形完全符合ADS930的转换时序，达到设计的目的。止匕外，基于先入先出存储器（FIFO）勺先进先出特性，可实现数据的缓冲存储，充分利用系统资源，节约系统成本，具有良好的可移植性和可扩展性，便于调试和修改。可以实现数据的实时高速采集在高速实时数据采集方面有较好的应用前景。已解决的问题：自从今年4月份准备做这个项目开始，由于没有任何经验，花了很长时间来熟悉各部分原理、电路，在老师的指导下，现在也对整个系统的原理有了清晰的了解。在制作作品当中也出现了很多问题：.USBE片的驱动程序在WIN7系统下不兼容，采