模十状态机与7段译码器显示_第1页
模十状态机与7段译码器显示_第2页
模十状态机与7段译码器显示_第3页
模十状态机与7段译码器显示_第4页
模十状态机与7段译码器显示_第5页
免费预览已结束,剩余1页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字系统设计实验报告模十状态机与7段译码器显示班级:学号:姓名:实验二模十状态机与7段译码器显示一、实验目的:通过设计频率可选的模十状态机以及7段译码电路以进一步掌握VHDL硬件描述语言。二、实验流程:本设计有分频器、多路选择器、状态机和译码器。1 .时钟输入作为分频器的输入,输出时钟分别为2分频、4分频、8分频和16分频;2 .四个频率的时钟信号由4选1的多路选择器选择其中之一作为状态机的时钟输入;3 .使用选中的时钟频率作为输入驱动状态机按照以下的次序输出0-2-5-6-1-9-4-8-7-3-0的顺序输出;4 .使用此输出作为驱动输入到7段译码器的显示逻辑。三、实验原理1 .分频器模块设

2、计:可选用计数器模块实现,如下所示:if(rst=0)thencount=0000elsif(clkeventandclk=1)thencount=count+1;endif;clk2=count(0);clk4=count(1);clk8=count(2);clk16clkclkclkclknull;endcase;3 .状态机模块的实现:选用case语句实现:process(clk1,rst,load)beginif(rst=0)thencounts=0000;elsif(load=1)thencountscountscountscountscountscountscountscounts

3、countscountscountscounts=0000;endcase;endif;q_tempsegsegsegsegsegsegsegsegsegsegsegn.w53:皿Xurufcl-Sh.LV健L2二M:3S2313tJcBortiis11卜工imOlOBuild236Ob/lTjOOOSI2眦bUtiio.cylzi.auIv:1e.1lJi-TIE川F-iilpCLamiMStrier曜哂笛T-w-iiif白油T4eHhU匕中立立”里“中/5/州(L1)T4-td.pL216/185(iH)Tm匕口rirtmlpiuDT01tliliilaBJ鹫川C0)TlW皿D/(1%1结

4、果分析:占用资源较少。2.置数、分频的仿真结果simclaticuVfonni.SlitIelor山:kmdimsl1碧m吗卜|pnh百MoinmwwmwwimrnjmuuinrtiijmuinfuuutnjuuuwiD120pnsaU.pmBOLpon叫pus121pm1加0IitZ-|_JtrttTitSS(33EFTltEclk为系统时钟,load为置位信号(高有效)rst为复位(清零)信号(低有效),sel为频率选择信号,countss为置位信号、seg为七段译码器输出,counts为状态信号输出。五、实验心得:本实验是将状态机与数码管相结合,构成了模十状态机与7段译码器显示系统。在代

5、码的编写过程中,我由简到繁,分模块编写。虽然题目难度并不算大,但是在代码的编写过程中仍然遇到了许多问题,通过不断的调试和仿真,将问题逐一解决。此次实验加深了我对VHDL的理解,使我受益匪浅附:程序libraryIEEE;useIEEE.std_logic_1164.all;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitymod10isport(clk,rst,load:instd_logic;sel:instd_logic_vector(1downto0);countss:instd_logic_vector(3

6、downto0);seg:outstd_logic_vector(6downto0);endmod10;architecturebehaofmod10issignalclk1,clk2,clk4,clk8,clk16:std_logic;signalcount,q_temp:std_logic_vector(3downto0);signalcounts:std_logic_vector(3downto0):=0000;beginprocess(clk,rst)beginif(rst=0)thencount=0000;elsif(clkeventandclk=0)thencount=count+1;endif;clk2=count(0);clk4=count(1);clk8=count(2);clk16clk1clk1clk1clk1null;endcase;endprocess;process(clk1,rst,load)beginif(rst=0)thencounts=0000;elsif(load=1)thencountscountscountscountscountscountscountscountscountscountsc

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论