基于DSP和DDS的商品防窃监视器扫频信号源

1、基于DSP和DDS的商品防窃监视器扫频信号源·1 引言    商品防窃监视器(Electronic Article Surveillance)简称EAS，是目前超市普遍使用的安检防窃设备。其原理是由发射电路产生7.8MHz8.8MHz的扫频信号，该信号由近场 天线发射，当天线附近有标签存在时(标签为高Q值的LC振荡回路，谐振中心频率为7.8MHz)，标签发出谐振电磁波信号，该信号被EAS接收天线接收， 经解调、放大和数字化处理后，最终发出报警信息。传统的扫频信号发生电路通常包含变容二极管组成的 LC振荡回路，通过周期性地改变二极管的偏压来改变振荡频率。由

2、于分立元件参数的一致性差，振荡频率难以精确控制，频率变化的线性度、扫频宽度等诸多指标 也受到元件性能的严格约束。在数字化技术飞速发展的今天，由直接数字频率合成(DDS)技术产生所需要的信号波形，是EAS扫频信号发生电路发展的趋势。 笔者采用AD公司的AD9834型DDS实现扫频信号合成，同时，考虑到信号的高速频率变化特点，需使用数字信号处理器(DSP)对AD9834进行控 制。笔者采用TI公司的TMS320VC5410型数字信号处理器(以下简称C5410)。下面介绍这些器件的特点及电路实现方法。2 TMS320VC5410和AD9834简介    本设计要求C54

3、10通过多通道缓冲串行口向AD9834发送命令和数据，由AD9834产生EAS系统需要的扫频信号。C5410是TI公司生产的新一 代低功耗TMS320C5000系列定点数字信号处理器，它有3个高速、全双工、多通道缓冲串行口(McBSP)，每个串行口可以支持128个通道，速度 可达100Mb/s。该系列提供的McBSP支持多种串行通信的方式和协议，可以根据用户的不同需要进行配置。多通道缓冲串行口遵循SPI协议是以主从方 式工作的，这种模式通常有1个主设备和1个或多个从设备，其接口包括以下4种信号：串行数据输入(也称为主进从出或MISO)；串行数据输出(也称为主出 从进或MOSI)；串行移位时钟(

4、也称为SCK)；从使能信号(也称为SS)。McBSP的时钟停止模式与SPI协议兼容，当McBSP处于时钟停止模式 时，发送器和接收器是内部同步的。    AD9834的原理框图如图1所示。它使用的DDS技术是一种利用正弦信号相位线性增加的原理直接由数字累加和数/模转换合成所需频率的技术。 AD9834主要由数控振荡器(NCO)、相位调制器、正弦查询表ROM和1个10位D/A转换器组成。数控振荡器和相位调制器主要由2个频率选择寄存 器、1个相位累加器、2个相位偏移寄存器和1个相位偏移加法器构成，它的最高工作频率可达50MHz。点击看原图  

5、60; AD9834的频率控制字由式(1)求得    点击看原图    式中，0<phase<228-1，fMCLK最高可达50MHz，它是由高稳定度晶体振荡器获得或由其他器件编程提供，用来同步整个合成器的各个组成部分。    相位控制字由式(2)求得   P=Kx2/4096    （2）    式中，0<K<228-1，改变K值即可改变输出相位值。3 系统设计思想   

6、 传统的EAS扫频信号产生电路使用了压控振荡集成电路。通过改变外围变容二极管的直流偏压可以使扫频信号的频率范围控制在82MHz±0.5MHz。当 采用全数字频率合成时，由于数字信号的非连续性，不可能产生连续的扫频信号，只能产生台阶性变化的扫频信号，即1个单频点持续一段时间后增加4，再跳跃 到另1个单频点，因此，如果扫频信号的扫频范围为8.2MHz±-O.5MHz，将该lMHz频率跨度等分为32个频点，于是相邻频点之间的频率间隔f =1MHz/31=0.0323MHz。如果扫频信号的扫频周期为 180Hz(即5.6ms)，则每个频点占用的时间为T=5.6ms/3l=181ps

7、。该T又分为二部分，第一部分T1为振荡时间，即单频率波 形持续时间；第二部分T2为延时等待时间，在这段时间内理论上没有波形输出。在实际应用中可通过动态改变T2在T中所占的比例以控制EAS的发射功 率，对系统很有用。如果每个单频率波形持续时间(频率振荡时间)T1=10s，则每个单频率波形的延时等待时间T2=(5.6-0.01x32) /31=170.3s。多通道缓冲串行口发送1个单频率字只需71s左右，能够完成控制字和频率字的发送，而且还能够在此时间内完成复杂的计算。图2 为180Hz周期内完成的32频点扫频信号波形示意图。其中，每个频点展开后都是频率一定的正弦波，每个周期内32频点扫频信号的频

8、率范围都是从7 7MHz到87MHz台阶性变化。 4 硬件设计方案和软件实现41 硬件设计方案    基于上述设计思想的硬件连接方案如图3所示，包括C5410、10MHz晶体振荡器、AD9834及滤波放大电路。由于AD9834的电源电压在23V 到55V范围内可选，C5410的电源电压为33V。所以在连接时无需电平转换。10MHz晶体振荡器向C5410提供输入时钟。初始化C5410使 其工作频率为100MHz，因为只有此时才能使其定时器周期寄存器从TOUT引脚输出50MHz时钟信号。该时钟信号输出到AD9834的MCLK脚，作 为AD9834的工作时钟。理论分析指

9、出：输出信号的相位噪声取决于时钟信号的相位噪声，在输出信号频率不变的情况下，输入时钟信号频率越高，相位噪声恶 化越小。 点击看原图    滤波放大电路对AD9834输出的扫频波信号进行进一步滤波处理和幅度放大，以滤除高频信号干扰和噪声，将信噪比控制在允许范围内。由于杂波信号干扰，从 AD9834出来的扫频信号在没有滤波的情况下含有丰富的高频成分，采用RC或LC无源滤波电路处理后可以得到一组以82MHz为中心频率，扫频范围在 77MHz87MHz的较为清晰的扫频波。具体实现方案是先通过由1只去耦电容器和1只电阻器组成的RC回路滤掉由：DDS输出的扫频信号中的高频 成

10、分，然后使用带有电感器的复式滤波电路(可以选择LC滤波电路)，经电感器滤波后不但负载电流及电压的脉动减小，而且波形也变得平滑，L、c的具体值可 由f=1/(LC)1/2求得，其中f=8.7MHz，滤波电路如图4所示。由于AD9834的输出信号幅度最大只有O8V，所以需将其幅值放大才能作 为扫频信号源，在系统中可由1个高速运算放大器实现。     由于该电路是高速数，模混合电路，因此电磁兼容性能非常重要。特别是DSP和DDS共用1个电源，使得器件的工作信号通过电源线传输形成干扰。通常必须在 电源接入处并人大容量的电解电容器和钽电容器，滤除低频噪声。还应该在每个器件的

11、电源引脚处接1只001pF一01pF的去耦电容器。 42 软件实现    软件的流程如图5所示，主要包括复位、初始化、写频率字和控制字等部分。                      初始化部分包括对DSP多通道缓冲串行口的初始化及其配置和对AD9834写入控制字，应设置多通道缓冲串行口工作模式和DDS的SLEEP、RE- SET、SIGNPIB、HLB等位。在该系统设计中，

12、AD9834采用串行控制比特位方式选择相位、频率寄存器；PIN/SW=0选择控制字模式； FSEI=0，选择使用频率寄存器0(FREQ0)；D13=0,将28位的频率寄存器分成2个14位的寄存器工作，且频率字的高14位和低14位可以独 立改变。由于系统要求在上电后立即工作，故将AD9834的RESET引脚接低电平。必要时，也可以由系统中的其他模块如CPID控制DDS启动。 SDATA、SCLK和FSYNC 3个引脚向AD9834中写数据和控制字。当FSYNC=0时，表示正向AD9834写入1个新字，并将在下1个SCLK的下降沿读人第1位，其余的位 在随后的SCLK的下降沿读入，经过16个SCL

13、K下降沿后，置 FSYNC=1，实现了DSP对AD9834的控制。    由于将C5410的McBSP配置为时钟停止模式，串口接收控制寄存器SPCRl的时钟停止模式位cLKSTP和串口引脚控制寄存器PCR的发送时钟极性 位CLKXP配置为CLKSTP=11，CLKXP=1(时钟开始于下降沿，有延时)，因此，发送时钟模式引脚设为内部时钟输出(BCLKX=I)；采样 率发生器时钟源来自CPU时钟(CLKSM=I)；发送帧同步模式引脚设置为输出(FSXM=1)；发送帧同步极性引脚设置为低电平有效(FSXP= 1)；发送时钟极性设置为下降沿采样 (CLKXP=1)；数据发

14、送和接收延时时间为l位(RDATDLY=XDATDLY=01b)；采样率发生器时钟的降频因子为49(CLKGDV= 49)。因为16xbaud rateCLKOUT1+CLKGDV为100/49，所以MCBSP的采样率发生器产生2MHz的时钟信号。     下面是通过McBSP口向AD9834传送频率为82MHz的频率字和控制字的程序段：     L     点击看原图         程序设计中应该注意的

15、重点就是对发送和接收准备好位的查询，如果在程序中没有查询或者查询的地点不对，则程序在单步运行时可能会正确发送和接收数据，但是 当全速运行时，由于速度较高，因而不能进行正确的数据收发。正确的查询应该是在数据发送前查询SPCRl或SPCR2中的RRDY位或XRDY位，当 RRDY位或XRDY位为0时，表明尚未接收或发送完数据，一直查询到RRDY位或XRDY位为1，表明上一组数据已接收或发送完毕，可以进行下一组数据 的接收或发送。 5 结束语    由DDS技术产生的扫频信号源不仅频率稳定、信号精度高、抗干扰能力强，而且由于它是在计算机控制下直接实现的，因而易于实现智能

16、化处理。无论是实用电路 还是测量仪器，凡是需要产生扫频信号的地方，原则上都可以使用DDS技术。在频率迅速变化的场合，DDS中寄存器更新的速度有时会成为关键指标，这时必须 使用高速电路和高速串行口，由合理的硬件设计和软件流程来实现预期设计目标。 摘  要：本文介绍了一种基于TMS320VC5416的多路加速度采集与处理系统的设计方法。该系统采用AD73360作为数据采集前端，通过DSP的McBSP和AD73360级联，可实现多路模拟加速度信号的实时采集和处理。关键词：TMS320VC5416；AD73360；加速度；数据处理基于TMS320VC5416的多路加速度采集系统设计引言多路加

17、速度采集系统在平台式惯导系统中起着至关重要的作用。在早期的产品中，控制和处理核心都采用冯·诺衣曼总线结构的微处理器，由于其指令执行速 度较慢，设计一个高性能的实时采集与处理系统显得比较困难。本文介绍了一种采用TMS320V C5416(DSP)作为处理器，用十六位高精度AD73360作为ADC的多路加速度采集系统设计方法。 图1 系统硬件原理图图2  加速度信号预处理电路图3  AD73360与TMS320VC5416接口电路图图4 系统软件流程图系统硬件设计系统由A/D转换电路、DSP及其外围电路和通信接口电路组成，如图1所示。A/D转换电路设计AD73360简

18、介AD73360 工作模式控制起来非常方便，当器件加电以后，DSP通过XF或者写I/O 的方式将AD73360的片选SE引脚置为高电平，此时AD73360处于上电复位状态，输出同步帧信号SDOFS，当采用图3的接法时，可以通过DSP 的McBSP串口向AD73360写入控制字。AD73360由8个寄存器来控制，控制字字长为16位。在用AD73360进行电路设计时，可直接用单极性输入方式，也可采取差动输入方式将单片AD73360接成三通道转换器。不过在用AD73360器件内部参考电压对模拟输入前端进行直流偏置时，最好采用高输入阻抗的运算放大器进行隔离。加速度信号预处理电路设计加速度信号预处理电路

19、主要对输入的多路加速度信号进行取样、直流偏置和抗混叠滤波处理，具体电路如图2所示。在直流偏置之前，首先采用精密电阻网络R1和R2对加速度信号进行取样。为了尽可能提高A/D转换精度，减小电路板的体积，系统使用AD73360 片内参考电压REFOUT作直流偏置。在送到运算放大器OP2进行直流偏置之前，采用运算放大器OP1进行隔离，以确保ADC的REFOUT端子没有输 入、输出电流，从而保证ADC片内精密电压源电压恒定和较高的A/D转换精度。最后，经R5和C1组成RC网络，抗混迭滤波后送到AD73360进行 A/D转换。AD73360与TMS320VC5416的接口设计AD73360 片内集成有同步

20、串口SPI，通过和DSP的McBSP简单连接便可组成一个多通道同步数据采集系统。AD73360的复位信号/RESET、片选信号SE 分别由DSP器件的/RESET和XF引脚通过一个上升沿双D触发器提供，这样可以确保AD73360的复位信号、片选信号和DMCLK保持同步，以免发 生读写错误。McBSP的输入/输出时钟均由AD73360提供，即DSP的同步缓冲串口工作于外部时钟模式。通过多片AD73360级联，最多可以实现 48路同步采集系统(见图3)。系统在收到主控单片机的启动命令后，将XF置为高电平，AD73360处于上电复位状态，DSP将控制字依顺序写到所有 AD73360中，最后启动A/D

21、转换，系统开始对加速度信号进行采集。DSP外围电路和通信接口电路设计DSP 外围电路包括时钟、电源、复位以及片外程序存储器电路。系统采用外部时钟模式，电源和复位电路采用TI公司专用芯片TPS767D301和TPS3707 -33。由于TMS320VC5416无片内Flash，因此系统采用AM29LV200B作为程序存储器，此芯片是16位Flash存储器。系统上电 后，DSP片内引导程序将AM29LV200B中的工作程序加载到片内SRAM,提高程序执行效率。系统通信电路包括并行通信和串行通信两部分，由于主控单片机采用5V逻辑，故并行通信的握手信号和数据线均需采用SN74LV245B进行电平隔 离，同时数据总线需用 SN74LV373进行锁存。并行通信的握手信号若采用I/O读写的方式实现，数据传输效率会降低许多，所以系统将McBSP2定义为通用I/O口，用 McBSP2来和主控单片机握手，从而减少硬件开销，同时提高数据传输速度。TMS320VC5416片内无UART端口，要实现和主控单片机的串行数据通信，本系统采用ST16C650，通过I/O读写访问ST16C650，从而实现DSP和主控单片机之间的串行通信。系统软件设计为了编写出模块性强、执行效率高的DSP程序，该系统在开发过程中采用汇编语言和C语言相结合的方式进行软件开发。用C语言编写程序主体，用汇编语言进行硬