计算机组成原理试卷及答案

1、计算机组成原理试卷及答案一、填空题：（每空1 分，共 15 分）1、原码一位乘法中，符号位与数值位（） ，运算结果的符号位等于（ ） 。2、码值80H:若表示真值0,则为（）码；若表示真值一128,则为（） 码。3、微指令格式分为（）型微指令和（）型微指令，其中，前者的并行操作能力比后者强。4、在多级存储体系中，Cache存储器的主要功能是（）。5、 在下列常用术语后面， 写出相应的中文名称： VLSI（ ）, RISC（ ）, DMA（ ）,DRAM（ ）。6、为了实现CPU 对主存储器的读写访问，它们之间的连线按功能划分应当包括（ ），（）（）。7、从计算机系统结构的发展和演变看，近代计算

2、机是以（）为中心的系统结构。二、单项选择题：（每题2 分，共 40 分）1、寄存器间接寻址方式中，操作数处于（）中。A、通用寄存器B、主存 C、程序计数器D、堆栈2、 CPU 是指（ ）。A、运算器B、控制器C、运算器和控制器D、运算器、控制器和主存3、若一台计算机的字长为2 个字节，则表明该机器（）。A、能处理的数值最大为2位十进制数。B、能处理的数值最多由2位二进制数组成。C、在CPU中能够作为一个整体加以处理的二进制代码为16位。D、在CPU中运算的结果最大为2的16次方4、在浮点数编码表示中，（）在机器数中不出现，是隐含的。A、基数B、尾数 C、符号 D、阶码5、控制器的功能是（）。A

3、、产生时序信号 B、从主存取出一条指令C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。6、虚拟存储器可以实现（）。A、提高主存储器的存取速度B、扩大主存储器的存储空间，并能进行自动管理和调度C、提高外存储器的存取周期D、扩大外存储器的存储空间7、 32 个汉字的机内码需要（）。A、 8 字节B、 64字节C、 32字节D、 16字节8、相联存储器是按（）进行寻址的存储器。A、地址指定方式B、堆栈指定方式C、内容指定方式 D、地址指定方式与堆栈存储方式结合9、状态寄存器用来存放（）。A、算术运算结果B、逻辑运算结果C、运算类型D、算术逻辑

4、运算指令及测试指令的结果状态10、在机器数（）中，零的表示形式是唯一的。A、原码 B、补码 C、补码和移码D、原码和反码11、计算机的存储器采用分级方式是为了（）。A、减少主机箱的体积B、解决容量、价格、速度三者之间的矛盾C、保存大量数据方便D、操作方便12、有关Cache的说法正确的是（）。A、只能在CPU以外 B、CPU内外都可以设置CacheC、只能在CPU以内 D、若存在Cache, CPU就不能再访问主存13、在定点二进制运算中，减法运算一般通过（）来实现。A、原码运算的二进制减法器B、补码运算的二进制减法器C、补码运算的十进制加法器D、补码运算的二进制加法器14、堆栈常用于（）。A

5、、数据移位B、程序转移C、保护程序现场D、输入、输出15、计算机系统的层次结构从内到外依次为（）。A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统D、应用软件、硬件系统、系统软件16、一个指令周期通常由（）组成。A、若干个节拍B、若干个时钟周期C、若干个工作脉冲D、若干个机器周期17、在计算机系统中，表征系统运行状态的部件是（）。A、程序计数器B、累加计数器C、中断计数器D、程序状态字18、某虚拟存储器采用页式内存管理，使用LRU 页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成）， 1、 8、 1、 7、 8、 2、 7、

6、2、 1、 8、 3、 8、 2、 1、 3、 1、 7、 1、 3、 7。假定内存容量为4 个页面，开始时为空的，则页面失效次数是（）。A、 4B、 5C、 6 D、 719、某一 SRAM芯片,其容量是1024 >8位，除电源和接地端外，该芯片引脚的最小数目是（）。A、 20B、 22C、25D、 3020、下面尾数（1 位符号位）的表示中，不是规格化尾数的是（）。A、 010011101 （原码）B、 110011110（原码）C、 010111111 （补码）D、 110111001（补码）三、简答题：（每题5 分，共 10 分）1、Cache与主存之间的地址映像方法有哪几种？各

7、有何特点？2、 DRAM 存储器为什么要刷新？有哪几种常用的刷新方法？四、综合题：（共35 分）1、 （本题 7 分）某机采用微程序控制器，其微程序控制器有18 种微操作命令 （采用直接控制法， 即水平型微指令）， 有 8 个转移控制状态（采用译码形式），微指令格式中的下址字段7 位。该机机器指令系统采用4 位定长操作码，平均每条指令由7 条微指令组成。问：（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数 疗长）? （4分）（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？ （ 3分）操作控制字段判别测试字段下址字段二2、（本题12分）

8、设浮点数的格式为：阶码4位，包含一位符号位，尾数5 位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位）阶码（3位）数符（1位）尾数（4 位）则按上述浮点数的格式:（1）若（X） 10=22/64, （Y） 10= 2.75,则求X和Y的规格化浮点数表 小形式。（6分）（2）求X+Y浮（要求用补码计算，列出计算步骤）（6分）3、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位， 存储器按字节编址，CPU的控制信号线有：MREQ# （存储器访问请求，低电平 有效），R/W# （读写控制，低电平为写信号，高电平为读信号）。试问：（1）若该机主存采用16Kx 1位的D

9、RAM芯片（内部为128X128阵列）构 成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为 2ms,则刷新信号的周期为多少时间？刷新用的行地址为几位？ （6分）（2）若为该机配备2Kx8位的Caches每块8字节，采用2路组相联映像， 试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H, 则该地址可映像到Cache的哪一组？ （ 4分）（3）若用4个8KX4位的SRAM芯片和2个4KX8位的SRAM芯片形成 24KX8位的连续RAM存储区域，起始地址为 0000H,假设SRAM芯片有CS# （片选，低电平有效）和WE# （写使能，低电平有效）信号控

10、制端。试画出SRAM 与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。（6分）期末自测试卷B一、单项选择题：（每题1分，共20分）1、目前我们所说的个人台式商用机属于。A、巨型机B、中型机 C、小型机D、微型机2、下列数中最大的数是。A、（10011001）2 B、（227）8 C、（98）16D、（152）103、在小型或微型计算机里，普遍采用的字符编码是。A、BCD码 B、 16进制 C、格雷码 D、ASCII码4、在下列机器数 中，零的表示形式是唯一的。A、原码 B、补码 C、反码D、原码和反码5、设X补=1.x1x2x3x4,当满足 时，X >-1/2 成

11、立。A、x1必须为1, x2x3x4至少有一个为1 B、x1必须为1, x2x3x4任意C、x1必须为0, x2x3x4至少有一个为1 D、x1必须为0, x2x3x4任意6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符 码是 。A、 11001011 B、 11010110 C、 11000001 D、 110010017、在CPU 中，跟踪后继指令地址的寄存器是。A、指令寄存器 B、程序计数器 C、地址寄存器 D、状态条件寄存器8、 EPROM 是指 。A、读写存储器B、只读存储器C、可编程的只读存储器D、光擦除可编程的只读存储器9、堆栈寻址方式中，设A为累加器,SP为堆

12、栈指示器，MSP为SP指示的 栈顶单元。如果进栈操作的动作顺序是(A) -MSP, (SP) 1-SP。那么出栈 操作的动作顺序应为。A、(MSP户A , (SP)+1 -SP B、(MSP)-A , ( SP) SPC、(SP1)-SP (MSP)-AD、 (SP)+1 -SP (MSP)-A10、下面尾数(1 位符号位)的表示中，不是规格化的尾数的是。A、 010011101(原码)B、 110011110(原码)C、 010111111 (补码)D、 110111001(补码)11、在主存和CPU之间增加cache存储器的目的是。A、增加内存容量B、提高内存可靠性C、解决CPU和主存之间

13、的速度匹配问题D、增加内存容量，同时加快存取速度12、 CPU 主要包括。A、控制器B、控制器、 运算器、cacheC、运算器和主存D、控制器、ALU和主存13、设变址寄存器为X,形式地址为D, (X)表示寄存器X的内容，变址寻址方式的有效地址为。A、 EA=(X)+D B、 EA=(X)+(D) C、 EA=(X)+D)D、 EA=(X)+(D)14、信息只用一条传输线，且采用脉冲传输的方式称为。A、串行传输B、并行传输 C、并串行传输D、分时传输15、下述I/O 控制方式中，主要由程序实现的是。A、PPU(外围处理机)方式 B、中断方式 C、DMA方式 D、通道方式16、系统总线中地址线的

14、功能是。A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存和I/O设备接口电路的地址17、CRT的分辨率额为1024M024,颜色7知变为8位，则刷新存储器的存储 容量是。A、 2MBB、 1MBC、 8MB D、 1024B18、设寄存器位数为8 位，机器数采用补码形式(含一位符号位)。对应于十进制数-27，寄存器内为。A、 27HB、 9BHC、 E5HD、 5AH19、根据国标规定，每个汉字在计算机内占用存储。A、一个字节B、二个字节C、三个字节D、四个字节20、某一 SRAM芯片,其容量为512>8位，考虑电源端和接地端，该芯片引出线的最小

15、数目应为。A、 23 B、 25C、 50 D、 19二、填空题：(每空1 分，共 20 分)1、设 X= 0.1011,则X补为2、汉字的同用途的编码。3、数控机床是计算机在是计算机用于汉字输入、内部处理、输出三种不方面的应用，邮局把信件自动分拣是在计算4、计算机软件一般分为5、RISC的中文含义是和 两大类。;CISC的中文含义是方面的应用。6、对动态存储器的刷新有两种方式，它们是和 。7、机器字长16 位，表示浮点数时，阶码6 位 （阶符 1 位） ，尾数 10 位 （数符 1 位），则浮点补码表示时，最大浮点数是，绝对值最小的非0 的正数是。8、在存储系统的Cache与主存层次结构中，

16、常会发生数据替换问题，此时我们较常使用的替换算法有和 等。9、一条指令实际上包括两种信息即和 。10、按照总线仲裁电路的位置不同，可分为仲裁和仲裁。三、简答题：（每题5 分，共 15 分）1、 CPU 中有哪些主要寄存器？简述这些寄存器的功能。2、RISC机器具有什么优点，试简单论述。3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？四、综合题：（共45 分）1、求十进制数 123 的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7 位）。（本题8 分）2、基址寄存器的内容为3000H,变址寄存器的内容为0

17、2B0H,指令的地址 码为002BH,程序计数器（存放当前正在执行的指令的地址） 的内容为4500H, 且存储器内存放的内容如下：地址内容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H（ 1）、若采用基址寻址方式，则取出的操作数是什么？（ 2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？（ 3）、若采用立即寻址方式，取出的操作数是什么？（ 4） 、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？（ 5）、若相对寻址用于转移指令，则转移地址是多少？（本题10 分）3、现有SRAM芯片容量为2KX4位，

18、试用此芯片组成8KX8位的存储器，（ 1） 、 共需要多少这样的芯片？（ 2） 、 要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6 分）4、某双面磁盘，每面有220 道，已知磁盘转速r = 3000 转 /分。数据传输率为175000B/S。求磁盘总容量。（本题6分）5、设浮点数 x=2011 >0.101100, y=2010X（ 0.011010）I、 ）、计算x+y;（阶码与尾数均用补码运算）。15 分）（2）、计算xxy；（阶码用补码运算，尾数用原码一位乘）期末自测试卷A 参考答案一、填空题（每空1 分，共 15 分）1、分开计算，相乘两数符号位的异或值。2、移

19、，补3、水平，垂直4、匹配CPU 和主存之间的速度5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问），动态随机读写存储器。6、地址总线，数据总线，读写控制线7、存储器二、单项选择题（每题2 分，共 40 分）II、 b 2、 c3、 c 4、 a 5、d6、b7、 b 8、 c9、d 10、cIII、 b 12、 b13、 d 14、 c15、a16、d 17、 d 18、c19、 a20、d三、简答题（每题5 分，共 10 分）1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的 Cache块中，实现简单但Cache利用率低；全相 联映

20、像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个 cache组，但可放到组内任何一个块 中，是前两种方式的折中。2、 DRAM 存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题（共35 分）1、（本题7 分）（1）、操作控制字段18位，判别测试字段3位，控存容量是128>28;（ 2）、共16 条指令，需112 条微指令，控存合适，能满足需要。2、（本题共12 分）（ 1）、 X 和 Y 的表示为：X 阶码： 1111 尾数： 01011

21、 Y 阶码： 0010 尾数： 10101（2）、对阶：Ex Ey=11.101 保留Ey, X尾数右移3位。、尾数加：得：11.0110011、规格化：已经是 、舍入：尾数：11.0110 、判溢出：无溢出， 故结果为：阶码 0010尾数10110 值：0.1010X223、（本题共16分）（1）共需32个芯片，刷新信号周期约为15.6 s,刷新行地址 7 位； （ 2） 主存字块标记6 位，组地址7 位，块内地址3 位。地址3280H在Cache的50H组内。（3）连接情况大致如图：期末自测试卷B 参考答案一、单项选择题：（每题1 分，共 20 分）I、 D2、 A3、 D 4、 B 5、

22、 A 6、 D7、B8、D9、D 10、 DII、 C12、 B13、 A 14、A 15、B 16、D17、C18、C19、 B 20、D二、填空题：（每空1 分，共 20 分）1、 101012、输入码，机内码，字形码3、自动控制，人工智能4、系统软件，应用软件5、精简指令系统计算机，复杂指令系统计算机6、集中式刷新，分布式刷新7、（1 29） >231、 241、8、先进先出算法（FIFO）,近期最少使用算法（LRU）,9、操作码，地址码10、集中式，分布式三、简答题：（每题5 分，共 15 分）1、CPU有以下寄存器：指令寄存器（IR）:用来保存当前正在执行的一 条指令 。 程序计数器（ PC） ： 用来确定下一条指令的地址。 地址寄存器（ AR） ：用来保存当前CPU所访问的内存单元的地址。缓冲寄存器（DR） : <1>作为 CPU 和内存、外部设备之间信息传送的中转站。<2>补偿CPU 和内存、外围设备之间在操作速度上的差别。<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。通用寄存器（AC）:当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时， 为 A