2014课件第四章计算机结构与逻辑设计

1、计算机结构与逻辑设计第四章组合逻辑电路1第四章组合逻辑电路4.1 组合逻辑电路的分析4.2 组合逻辑电路的设计4.3 组合逻辑电路中的竞争-4.4 若干典型的组合逻辑电路4.5 组合可编程逻辑器件24.4.3 数据选择器1. 数据选择器的定义与功能相当于多个输入的单刀多掷开关，经过选择，把多路数据中的某一路数据传送到公共数据线上I0I1数据输出I2n-1通道选择信号32选1数据选择器功能表SD0Y=SD0+SD1YD1逻辑符号4选择输入输 出SY01D0 D1S0 S14选1数据选择器D0 D1 D2D300011011 Y 逻辑符号S S0D0Y0Y = S S D + S S D + S

2、SD + S1S0 D3D1 Y= S (S D + S D ) + S (S D + S D )100= S1Y0 + S1Y10110203D2Y1D35选择输入输 出S1S0Y00011011D0 D1 D2 D2. 典型数据选择器电路及应用（1） 用数据选择器实现逻辑函数4选1数据选择器逻辑表达式3Y = S1 S0 D0 + S1S0 D1 + S1 S0 D2 + S1S0 D3 = å mi Dii=0一个2n选一的数据选择器可以实现n或少于n个变量的逻辑函数实现逻辑函数的关键是确定常量输入端的逻辑值,可由导出最小项逻辑表达式或列真值表获得6例4.4.7 试用数据选择器

3、实现下列逻辑函数（1）用4选1数据选择器实现L0=AB+AB（2）用4选1数据选择器实现L1=AB+AC+BC（3）用2选1数据选择器和必要的门电路实现L1=AB+AC+BC7（1）用4选1数据选择器实现L0=AB+ABL0 = AB ×1+ AB ×1= AB × 0 + AB ×1+ AB ×1+ AB × 0= m0 × 0 + m1 ×1+ m2 ×1+ m3 × 0= m0 D0 + m1D1 + m2 D2 + m3 D308（2）用4选1数据选择器实现L1=AB+AC+BC输入输出

4、ABCL100000100L =0100110101L =C1111000110L1=C11110111L1=1L1 = AB × 0 + AB × C + AB × C + AB ×19（3）用2选1数据选择器和必要的门电路实现L1=AB+AC+BC输入输出ABCL10000001101010001L =BC11111001101011011L =B+C1L = A × BC + A × (B + C )101数据选择器任意逻辑函数1) 一个2n选一的数据选择器可以实现n或少于n个变量的逻辑函数，数据输入端为0,1,x2)一个2n一

5、的数据选择器实现n+1变量的逻辑函数数据输入端为0,1，x，A，A3) 一个2n选一的数据选择器实现变量数>n+1的逻辑函数时，数据输入端为需要附加门电路，或者多片扩展使用。11（2） 用数据选择器查找表LUTLUT：小规模器，以真值表的形式实现给定的逻辑函数。S2 S1 S00/10100/1输入存10/10100/1储单元Y10/1010/1010/100/1112L1=AB+AC+BCL1 = ABC × 0 + ABC × 0 + ABC × 0 + ABC ×1+ ABC ×1+ ABC × 0 + ABC ×

6、;1+ ABC ×113例4.4.8 试用3输入LUT实现逻辑函数C=AB+C+DLBBCABDL = B C + AD + B AC + CD= B( AC + CD) + B( AC + CD)B = Y+BYLT和LT 1 的输入什么？单元分别为14（3） 数据选择器、数据分配器与总线的连接多路复用器多路分配器Y0Y1I0I1总线Y2n-1I2m-1m个通道选择信号n通道选择信号15（4）集成数据选择器8选1数据选择器74HC151D7 D6 D5 D4 D3 D2 D1 D0EYYS 2S 1S 01674HC151功能表 当E=1时，Y=0 当E=0时 Y = S2 S1

7、S0D0 + S2 S1S0D1 + S2S1 S0D2+ S2S1S0D3 + S2 S1 S0D4 + S2 S1S0D5+ S2S1 S0D6 + S2S1S0D77Y = åi =0Di mi17输入输 出使能选择ES2S1S0YY1× × ×0000000100100011010001010110011101D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7用8选1数据选择器产生逻辑函数0Y = ABC + ABC + ABAB CYY118E S2 S1S07功能扩展的方法用两个4选1MUX扩展为一个8选1MUXS1S00001

8、1011S1S00001101119数据选择器的功能扩展位扩展-将几个一位数据选择器的使能端连在一起，相应的选择输入端连在一起。EES2S2S1S1S0S0YY0D 00D0D 01D 174HC 151D 02D 2(0)用两片74151组成二位八选一的数据选择器D 03D 3YY 0D 04D 4D 5D 05D 6D 06D 7D 07ES2S1S0Y1YD 10D 11D 12D0D 174HC 151D 2(I)D 13D 3YY 1D 14D 4D 5D 15D 6D 16D 7D 1720字扩展-把数据选择器的使能端作为地址输入选择。用两片74151组成一位十六选一的数据选择器2

9、14.4.4 数值比较器1. 数据比较器的定义及功能对两个二进制数进行比较的电路22（1） 1位数据比较器对两个1位数字进行比，并其大小1位比较器真值表= A × BFA>B B= A×FB+ AA <= AB×B= A Å BFA=B23输入输出ABFA>BFA<BF =000110001001001001（2） 两位数据比较器= A1 B1 + ( A1 B1 + A1B1 ) A0 B0= A1B1 + ( A1 B1 + A1B1 ) A0B0=+ F× FFA>BFA > B=BA > BA1

10、11100= F+ F× FFA< BA < B=BA < BA111100= F× FFA= BA = BA =B110024输 入输 出A1B1A0B0FA>BFA<BFA=BA1>B1××100A1<B1××010A1=B1A0>B0100A1=B1A0<B0010A1=B1A0=B0001G4A1 >B1FA>BA1G11A =B11A1 <B1B1A0 >B0G5A01A0 =B0GF2A<BA0 <B0B0G3FA=B25输 入输 出

11、A1B1A0B0FA>BFA<BFA=BA1>B1××100A1<B1××010A1=B1A0>B0100A1=B1A0<B0010A1=B1A0=B00012. 典型数值比较器（1） 4位数值比较器功能表26A3B3A2B2A1B1A0B0IA>BIA<BIA=BF >F <F =01×××××××××01010××××××××

12、;×100A3=B301×××××××010A3=B310×××××××100A3=B3A2=B201×××××010A3=B3A2=B210×××××100A3=B3A2=B2A1=B101×××010A3=B3A2=B2A1=B110×××100A3=B3A2=B2A1=B1A0=B0

13、100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001（2） 数值比较器的位数扩展用两个4位数值比较器串联成一个8位数值比较器输入:A=A7 A6A5A4A3 A2A1A0B=B7B6B5B4B3 B2B1B0输出:F A>BF A<BF A=B27用五个4位数值比较器并联成一个16位数值比较器284.4.5 算术运算电路1.半加器和全加器半加器和全加器是算术逻辑运算的基本单元，完成1位二进制数相加的组合逻辑电路。（1）半加器进位 0 1 1 0 1被加数10101加数 0 0 1 1 0 1+1+0和 1 1 1 0

14、1 001运算式最低位运算次低位运算通常将最低位的加法称为半加 (Half Adder)将自次低位开始的包括了低位进位的加法称为全加 (Full Adder)29半加器真值表被加数P加数Q和数SABCS两个输入端00010001两个输出端11010110向的进位输出CASCCOB逻辑符号30（2）全加器被加数A加数B低位来的进位输入Ci 和数S三个输入端两个输出端的进位输出Co向真值表S = ABCi + ABCi+ ABCi + ABCi= A Å B Å CiCO = AB + ABCi + ABCi= AB + ( A Å B)CiABCiSCo000001

15、010011100101110111001010011001011311S = ABCi + ABCi + ABCi= A Å B Å Ci+ ABCi 你能用7415174138设计全加器吗?CO = AB + ABCi + ABCi= AB + ( A Å B)Ci 用这两种器件组成逻辑函数产生电路,有什么不同?A BCiP QCISCoCO逻辑图逻辑符号32全加器的应用真值表ABCi有奇数个1时S为1；ABCi有偶数个1和全为0时S为0。-用全加器组成三位二进制代码奇偶校验器用全加器组成八位二进制代码奇偶校验器，电路应如何连接？33ABCiSCo000001

16、0100111001011101110010100110010111全加器的应用将前级进位看作是信号，全加器在不同的输入下将表现出不同的逻辑操作功能。Si = Ai Å Bi Å Ci= ( Ai Bi + Ai Bi )Ci-1 + ( Ai Bi+ Ai Bi )Ci11当Ci-1=0时：*本位和Si执行的是异或操作*如果Ai为0，则本位和执行传输Bi的操作，*如果Ai为1，则本位和执行信号Bi的倒相操作，*如果Bi输入本身是一个逻辑函数，本位和传输的就是该逻辑函数的原函数或反函数。342.多位数加法器串行进位加法器用串行运算方式，是从二进制数的最低位多位加法器开始逐位

17、相加至最，最后得出和数。超前进位加法器每位的进位仅由被加数和加数决定，与低位的进位无关。多位数加法器（1）串行进位加法器tataA2taA1taA0A3B3B2B1B0ACOBACOBACOBACOBC3C2C1C0 C-1CICICICI0S3S2S1S0= Co-1Ci对于n位的操作数要用n个全加器优点：逻辑清楚，电路简单，缺点：速度低36（2）超前进位加法器基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加器的进位信号，而无需等待最低位的进位信号。S3S2S1S0COCOCOCOFA3FA2FA1FA0P QCIP QCIP QCIP QCIB3A3B2B1A1

18、B0A0CI0A2CI3进位形成门CI2进位形成门CI1进位形成门A0 B0A0B0A1 BABCI0CI0A0B037111A B22定义两个中间变量Gi和Pi ：= Ai Bi= Bi= 1= 1产生变量： GiAi时，Gi当产生进位Pi = AiPi = 1Pi = 1Å Bi则传输变量：= 0= Ci-1Ai BiCi若即得时，低位的进位能传送到的进位输出端38Si = Pi Å Ci 1Ci = Gi + PiCi-1Si = Ai Å Bi Å Ci 1Ci = Ai Bi + ( Ai Å Bi )Ci-1Gi = Ai BiPi

19、 = Ai Å Bi对于四位全加器各级全加器的进位输入端：C0= G0+P0 C-1C1= G1+P1 C0C1 = G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1A0 B0A1 B1A2 B2A3 B3COCISSSSC = G +PG + PPG0+ P2P1 P0C-C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1=G3+P3 G2+P3P2 (G1+ P1C0 )C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1)每级全加器的进位输入只与本级全加器的两个加数和最低位全加器的进位输

20、入信号有关。可用与门和或门产生。3974HC283电路图超前进位集成4位加法器74LS28374HC283引脚图74HC283逻辑框图S1 B1 A1 S0 A0 B0 C1GNDVCC B2 A2 S2 A3 B3 S3COAB 3 A2 B 2 A1B A0 B 031COC 174 HC2 83S 3 S 2S 1 S 011621531441351261171089超前进位加法器74LS283的应用例1. 用两片74LS283一个8位二进制数加法器。B7B6A5B5B4B3A2B2B1B0A3 B3 A2 B2 A1 B1 A0B0A3 B3A2 B2 A1 B1A0B074283（2

21、）C174283（1）COCO0C1S2S1S0S2S1S0S3S3C7S7S6S5S4S3S2S1S0在片内是超前进位，而片与片之间是串行进位。A0A1A3A4A6A7例2.用74283将8421BCD码转换为余3码的码制转换电路。8421码输入8421码余3码0011000000010010A3 A2A1 A0B3 B2B1 B0010001010COC174283S1S3S2S0余3码输出¼¼¼¼3.减法运算计算机中减法运算:减去某数等于加上某数的相反数。若计算机采用补码系统：7-5=27+（-5)=2_ 0111010101111011+0010

22、0010溢出的1舍去求一个数相反数的补码就是将其连同符号位一起求反+1。补码系统中加减共用同一套电路设X为加减信号：X=0时，执行加法运算X=1时，执行减法运算XA,B,D均为补码输入，补码输出D3D2D1D045A3 A2A1 A0B3 B2B1 B074283C 1S3S2S1S0A3 A2A1 A0B3B2B1B03.减法运算（自学）若n二进制N原，则与它相对应的2 的补码为N补=2N -N原补码与反码的关系式N补=N反+1设两个数A、B相减，利用以上两式可得A -B=A+B补-2n=A+B反+1-2n在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。46

23、1）A-B ³ 0的情况2）A-B <0的情况A=0101 ，B=0001A= 0001 ，B=0101010001101A B011101101A B反反+0110010100在AB ³ 0时，如加补进位信号为1，所得的差就是差的原码。在AB < 0时，如加补的进位信号为0，所得的差是差绝对值的补码。47输出为原码的4位减法运算逻辑图14位减法运算逻辑图0输出求补逻辑图48第四章组合逻辑电路4.1 组合逻辑电路的分析4.2 组合逻辑电路的设计4.3 组合逻辑电路中的竞争-4.4 若干典型的组合逻辑电路4.5 组合可编程逻辑器件49.组合可编程逻辑器件可编程逻辑

24、器件（Programmable LogicDevice，PLD）一以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。50Electronic ComponentsStandard ICsPLDsASICsSPLDsCPLDsFPGAs4.5组合可编程逻辑器件4.5.1 PLD的结构、表示方法及分类4.5.2 组合逻辑电路的PLD实现4.5.1PLD的结构、表示方法及分类1、PLD的基本结构可由或阵列直接输出，组合输出；PLD主时序方式输出。通过寄存器输出，互补输出函数输入信号输入电路与门阵列或门阵列输出电路乘积项和项输入反馈输入信号输入 AB

25、互补与或门阵列门阵列与门阵列或门乘积项 阵列 和项输入YZ输出 (b )2.PLD的逻辑符号表示方法(1)连接方式硬线连接单元被编程接通单元被编程擦除单元(2)基本门电路的表示方式与门或门A B CDF1L=A+B+C+DA B C DF1=ABCF1=A+B+C+DA BA B C1&LLCD×AA BBAA BBL3L3输出恒等于0的与门AAAA B BAAENAL4AAEN输入缓冲器输出为1的与门三态输出缓冲器(3)编程连接技术熔丝工艺的与门原理图PLD表示的与门VCCABCDAB C DLL熔丝V CC +(5V)RACDBVCCW3kD 1A5V5VD 2LLBD

26、3高低电电平平C5VBC一个输入低电平0VL=ABCC三个都输入高电平+5VVCC110B1CA、B、C中有一个为0DA输出为0；LA、B、C都为1XXT1T2T4T3输出为1。连接断开连接断开L=ABCL=AC器件的开关状态不路实现逻辑函数也就不同(4)浮栅MOS管开关（自学）叠栅注入MOS(SIMOS)管浮栅隧道氧化层MOS(FlotoxMOS)管浮栅MOS管快闪(Flash)叠栅MOS管用不同的浮栅MOS管连接的PLD，编程信息的擦除方法也不同。SIMOS管连接的PLD采用紫外光照射擦除；FlotoxMOS管和快闪叠栅MOS管，采用电擦除方法。a.叠栅注入MOS(SIMOS)管当浮栅上没

27、有电荷时，给压 ，MOS管导通。栅加上大于VT1的电iD浮栅无电子浮栅有电子GGNNDD52V5V255VVOVT1编程前VT2vGS编程后若要擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟。导通截止GND5V5VGND5V5VVCCCDBALT1T2T4T3L=BC1断开1连接1连接1断开b.浮栅隧道氧化层MOS(FlotoxMOS)管浮栅延长区与漏区N+之间的交叠处有一个厚度约为80A(埃)的薄绝缘层遂道区。当遂道区的电场强度大到一漏极源极栅gcd定程度，使漏区与浮栅间出现导电遂道，形成电流将浮栅电荷泄放掉。gcN+N+隧道浮栅sgfP 型衬底遂道MOS管是用电擦除的，擦除速度

28、快。c.快闪叠栅MOS管开关（FlashMemory)结构特点:1.闪速器单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和源极漏极栅 gcd漏极N+区是对称的；gcN+N+2.浮栅到P型衬底间的浮栅P 型衬底氧化绝缘层比SIMOS管的更薄。sgf特点：结构简单、集成度高、编程可靠、擦除快捷。3.PLD的分类按集成密度划分为可编程逻辑器件（PLD）低密度可编程逻辑器件（LDPLD）高密度可编程逻辑器件（HDPLD）PLAPALGALPROMEPLDCPLDFPGA2、按结构特点划分n 简单PLD(PAL，GAL)n 复杂的可编程器件(CPLD):CPLD的代表如：Altera

29、的MAX系列n 现场可编程门阵列(FPGA)n FPG的代：Xilin公司的SpartaVirtex系列按PLD中的与、或阵列是否编程分PLD中的三种与、或阵列与阵列可编程，或阵列固定(PAL和与阵列固定，或阵列可编程(PROM)与阵列、或阵列均可编程(PLA)GAL等)或阵列AB或阵列固定ABA或阵列可编程 B可编程与阵列固定 与阵列与阵列可编程可编程LLL1L1L0L010. .组合逻辑电路的PLD实现PLA结构（与阵列、或阵列均可编程）A nB nC n例1由PLA的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。写出该电路的逻辑表达式：SnC n+ 1全加器AnBnCnA

30、 nB nC nAnBnCnAnBnCnAnBnCnAnBnAnCnBnCnS = ABC + ABC + ABC + ABCnnnnnnnnnnnnnC = AB + AC +BCSnC n+1 n+1nnnnnn试写出该电路的逻辑表达式。1 2 3 4 5 6 7 8 910123L0L0 = C D + ABCDA456L1L1 = BC D + ABD + ABCB789L2L2 = BC D + BCDL3 = L0 + ABC + ABDC101112L3D1 2 3 4 5 6 7 8 9102.可编程阵列逻辑PAL可编程与阵列·固定连接I0PAL 器件由可可编程连接I1编程的与阵