AD公司DDS芯片选型

1、概述随着微电子技术的飞速发展，目前高性能的DD6T品不断推出，主要有AQQualcommSciteg和Stanford等公司单片电路。Qualcom论司推出了DDSS歹U：Q222QQ223QQ2334Q224QQ236&其中Q2368的时钟频率为130MHz分辨率为0.03Hz;美国AD公司也相继推出了他们的DDS系列：AD59嗦列；AD983*系列；AD9850AD9851可以实现线性调频的AD9852两路正交输出的AD9854面向测试与测量设备、无线基站以及安全通信设备等应用的AD9912低功耗、低成本的AD9913AD995嗦列，具有低功耗，时钟速率400MHz集成的14位DA

2、G片上RAM相位补偿、幅度控制和多芯片同步等功能，AD9951带高速比较器的AD9952带RAMft许非线性相位/频率扫描的AD9953有内置高速比较器、RAMffi自动线性频率扫描的AD9954两路直接数字合成器件AD9958四路直接数字合成）器件AD9959以及DDS核心的QPS醐制器AD9853数字上变频器AD9856WAD9857AD公司的DDS系列产品以其较高的性能价格比，目前得到了极为广泛的应用应用。AD公司DDS芯片选型表型号时钟(MHZ>DAC(Bits)调节字(bits)电源(V)消耗电流(mA)输出电流(mA)输出电压(V)时钟倍频比较器I/O接口封装其它AD5930

3、50024单(2.3to5.5)83.10.8尢尢串TSSOP-20AD5932501024单(2.3to5.5)8n/an/a是尢TSSOP-16AD9830500-""32-单(5)6020T尢尢TQFP-48AD9831"B-0"2单(3.3;3.6;5)541.5尢尢并TQFP-48AD983250"2单(3.3;3.6;5)541.35尢兀串TSSOP-16AD9833-2S-"2B->(2.3'to5.5);5.5""3-0.65尢尢串MSOP-10AD9834"75-U0&qu

4、ot;B-单(2.3to5.5);8.7"30.8尢有出TSSOP-20AD9835"D-U0"2单-40-41.35尢尢TSSOP-16AD98501251032单(3.3;5)96201.5无有并；串SSOP-28AD98511801032单(3;3.3;3.6;5)130201.5是有开;串SSOP-28AD98523001248单(3.3)922201是有开;串LQFP-80AD98543001248单(3.3)1210101是有开;串LQFP-80;TQFP-80AD985810001032多(3.3,5)n/a403.8无无并；串TQFP-ED-100

5、AD98594001032多(1.8,3.3)n/a202.05是无TQFP-EP-48AD991010001432单(1.8;3.3)n/a200.5是无并；串TQFP/EP-100AD99115001032单(1.8)73101.8是-LFCSP-56AD991210001448多(1.8,3.3)394-0.5是有丁LFCSP-64AD99132501032单(1.8)63.54.60.8是无并；串LFCSP-VQ-32AD99514001432多(1.8,3.3);单(1.8)n/a102.05是无'串TQFP-EP-48AD99524001432多(1.8,3.3);单(1.

6、8)n/a102.05是有串TQFP-EP-48AD99534001432多(1.8,3.3);单(1.8)n/a102.05是无串TQFP-EP-48AD99544001432多(1.8,3.3);单(1.8)n/a102.05是有串TQFP-EP-48AD99564001448多(1.8,3.3)n/a102.3无无LFCSP-48AD99585001032多(1.8,3.3)105102.3是-串LFCSP-56AD99595001032多(1.8,3.3)180102.3是-串LFCSP-561DDS原理简介直接数字频率合成（DDS是从相位概念出发直接合成所需波形的一种频率合成技术。一

7、个典型的直接数字频率合成器由相位累加器、加法器、波形存储ROMD/A转换器和低通滤波器（LPD构成。DDS的原理框图如图1所示。累加器图1DDS原理框图频率控制字KN位相位控制字P命参考时钟fc输出其中K为频率控制字、P为相位控制字、fc为参考时钟频率、N为相位累加器的字长、D为RO吸据位及D/A转换器的字长。相位累加器在时钟fc的控制下以步长K作累加，输出的N位二进制码与相位控制字P相加后作为波形ROM勺地址，对波形RO僦行寻址，波形ROha出D位的幅度码S（n）经D/A转换器变成阶梯波S（t）,再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决丁波形RO的存放的幅度码，

8、因此用DD丽以产生任意波形。这里只用DD故现正弦波的合成作说明介绍：1）频率预置与调节电路K被称为频率控制字，也叫相位增量。DDSJ程为fo=fcK/2N（f°为输出频率，fc为时钟频率）（1）当K=1时，DDS俞出最低频率（即频率分辨率）为fc/2N,而DDS的最大输出频率由Nyquist采样定理决定，即fc/2,也就是说K的最大值为2七1。因此，只要N足够大，DDSM以得到很小的频率间隔。要改变DDS勺输出频率，只要改变频率控制字K即可。2）相位累加器相位累加器由N位加法器与N位寄存器级联构成。每来一个时钟脉冲fc，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的

9、结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器溢出时，就完成了一个周期的动作。3) 控制相位的加法器通过改变相位控制字P可以控制输出信号的相位参量。令相位加法器的字长为N,当相位控制字由0跃变到P(P0)时，波形存储器的输入为相位累加器的输出与相位控制字P之和，因而其输出的幅度编码相位会增加P/2n,从而使最后的输出的信号产生相移。4) 波形存储器用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值转换，即可在给定的

10、时间上确定输出波形的抽样幅值。N位的寻址ROM!当于0°360°的正弦信号离散成具有2n个样值的序列，若波形ROhWD位数据位,则2n个样值的幅值以D位二进制数值固化在ROh，按照地址的不同可以输出相应的正弦信号的幅值。5) D/A转换器D/A转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t)。需要注意的是，频率合成器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合成的正弦S(t)台阶数就越多，输出的波形的精度也越高。6) 低通滤波器对D/A输出的阶梯波S(t)进行频谱分析，可知S(t)中

11、除了主频f。外，还存在分布在fc,2fc两边土f0处的非谐波分量，幅值包络为辛格函数。因此，为了取出主频fo,必须在D/A转换器的输出端接入截止频率为fc/2的低通滤波2DDS技术的特点DD吸术之所以具有如此广阔的发展应用前景，是与DDSK术的特点分不开的。与直接式频率合成(DS)、间接式频率合成(PLL)相比，直接数字频率合成具有下述优点。1) 频率切换时间短：DDS勺频率转换可以近似认为是即时的，这是因为它的相位序列在时间上是离散的，在频率控制字K改变以后，要经一个时钟周期之后才能按照新的相位增量累加，所以也可以说它的频率转换时间就是频率控制字的传输时间，即一个时钟周期Tc=1/fcik。

12、如果饭=10网转换时间即为1OOns,当时钟频率进一步提高，转换时间将会更短，但再短也不能少丁数门电路的延迟时间。目前，集成DDST品的频率转换时间可达10ns的量级，这是目前常用的锁相频率合成技术无法做到的。2）频率分辨率高：DDS勺最小频率步进量就是它的最低输出频率，即上f0=f0min=fclk/M=fcik/2村（2）可见只要累加器有足够的字长，实现非常精密的分辨率没有多大的困难。例如可以实现Hz、mH加至NHZ勺频率分辨率，而传统的频率合成技术要实现这样的频率分辨率十分困难，甚至是不可能的。3）相位变化连续：DD教变输出频率实际上改变的是每次的相位增量，即改变相位的增长速度。当频率控

13、制字改变后，它是在已有的积累相位上，再每次累加，相位函数的曲线是连续的，只是在改变频率的瞬间其斜率发生了突变，因而保持了输出信号相位的连续性。这在很多对频率合成器的相位要求比较严格的场合非常有用。4）具有低相位噪声和低漂移：DDSSK统中合成信号的频率稳定度直接由参考源的频率稳定度决定，合成信号的相位噪声与参考源的相位噪声相同。而在大多数DDS系统应用中，一般由固定的晶振来产生基准频率，所以其具有极好的相位噪声和漂移特性。5）易丁集成、易丁调整：DDS中除了DACffi滤波器之外，几乎所有的部件都届丁数字信号处理器件，不需要任何调整。当然DDSK术也有其不可避免的缺点。如：信号杂散比较丰富、输

14、出信号的频带受限等，而这需要在算法或工艺上作进一步改进。下面对AD9851的有关性能予以介绍。AD9851由高速DDSfe路、数据输入寄存器、频率相位数据寄存器、高速D/A转换和比较器组成，内部结构如图3.5所示。VsGND串行并行输入输入图3.5AD9851内部结构图其中，高速DDS电路乂由32位相位累加器和正弦查询表组成。正弦查询表内存储了一个周期正弦波的数字幅度信息，每个地址对应正弦波中。360范围的一个相位点。每送入一个时钟脉冲信号，查询表就把形成的地址信息映射成正弦波幅度信号，然后驱动D/A转换器输出模拟量。AD9851系统时钟的最高频率可以达到180MHz为了提高系统的电磁兼容能力

15、,AD9851内部集成了一个6倍频器，若外部接入的参考频率选用20MHz则经过AD9851内部6倍频后，系统时钟的频率相当丁120MHz由频率合成公式可计算出，在此频率下的最大分辨率为(3.1)：f°=120106/232Hz：0.03Hz远超出本课题100Hz步进的要求。AD9851内部有5个8位输入数据寄存器，其中32位用丁装载频率控制字FSW单片机通过对32位控制字的赋值可精确控制最终合成的信号频率f0,FSMf0之间的转换公式为(3.2)fo=fcFSW/232相位控制字为50=Fn/2(Fn为相位控制字)(3.3)频率控制字可通过并行方式或申行方式装入到AD9851在并行装入方式中，需要向数据输入寄存器连续装入5次数据。由丁DD界用全数字技术，因而不可避免会存在杂散干扰，直接影响输出信号的质量。理想DDS的输出频谱结构是以sinc()函数为包络的离散谱线族，如图3.6所示。FouTFc-FoSicnalAmplitude2Fc-Fo3Fc-FoFc+Fofc2fc3fc图3.6