数字电子技术原版视频教程讲义彭老师chd

1、若干典型的时序逻辑集成电路6.5寄存器和移位寄存器6.5.1一、寄存器寄存器:是数字系统中用来代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能1位二进制代码，n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。2.脉冲边沿敏感的寄存器1. 电平敏感的寄存器D0D1D71111DC11DC11DC11CP1OEEEE Q0Q1Q7 8位CMOS寄存器74LV374FF 3RD 3SQ3FF 2RD 2SQ 2数码FF数码 1输入 R 输出 D 1S Q 1FF 0RD 0SQ0LDCr 置数输入置 0 输入 &8位CMOS寄存器74LV374工作模式输

2、入内部触发器Q n + 1N输出OECPDNQ0Q7存入和读出数据LLLHLH对应内部触发器的状态存入数据，输出HHLHLH高阻高阻二、移位寄存器 移位寄存器的逻辑功能移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向或向低位移动的逻辑功能部件。 移位寄存器的逻辑功能分类左移位寄存器单向移位寄存器右移位寄存器按移动双向移位寄存器1、基本移位寄存器（1）电路并行数据输出端串行数据输入端Q0Q1Q2Q3DSDS1D1D1D1DQ0Q1Q3Q0C串行数据输出端时钟信号输入端工作原理(电路分析)(2).D1=Q0nD3=Qn2激励方程：D0=DSD2=Qn1Qn+1=DD触发器的特性方程状态方程

3、：Q0n+1=DSQ2n+1 =Qn1Q1n+1 = Q0nQ3n+1 =Qn2Q0Q1Q2Q3DSDS1D1D1D1DQ0Q1Q3Q0CQ0Q1Q2Q3CP经过4个CP脉冲作用后，从DS 端串行输入的数码串入并出就可以从Q0 Q1 Q2 Q3并行输出。11000101148912345671101DS10Q0 Q1Q12Q13经过2 7个CP脉1 冲作用1后，从DI0端串行0输入的数码就可3以从DO 端0串行输出1 。1串0 入串出DS=1100FF0FF1FF2FF3CR=0Q1n+1 = Q0nQ0n+1=DI11CP 后Q2n+1 =QnQn+1 =Qn13212CP 后3CP 后04

4、CP 后110110110110010000000（2）典型集成电路CMOS 4位双向移位寄存器74HCT194D0D1D2D3DSL111111S111S011DSR&四选一数据选择器FF1FF2FF3FF01111Q0Q1Q31DC1 1R R1DC1 1R RQ21DC1 1R R1DC1 1R RD2D3D0D1D3D0D1D21CP1MR1111Q0Q1Q2Q374194的功能表异步清零同步置数保持向低位移动低位向移动序号清零RD输 入输 出信号串行输入时钟脉冲CP并行输入QDQCQBQAS1S0左移DSL右移DSRDCBA LLLL1L2HH(L) Q nQnQnQn DCBA3H

5、HHDCBADCBA45HHLHLHHL HQ nQnQnDCBLQ nQnQnDCB67HHHLHLHL QnQnQnHCBAQnQnQnLCBA8HLL Q nQnQnQn DCBA例3。画出 QA-QD波形，分时序脉冲产生器。电路功能。逻析辑解：启动信号为0:S1=1 S0=1,同步置数QAQD=0111启动信号为1后:DSRS1=0 S0=1,移向的低位状态, QD =&因为QA-QD总有一个为0，S1S0=01，则74194始终工作0 1 1 1&QQ QS 1ABC在向低位移动循环移位启动QD741911的状态。CPA4B CSDSD0RC R01112341C PQA00111Q

6、0QB11011Q1QQ2C11101QQ3D11110Dm03 210S0 S11MUXMUXmFFm+1FFm1FFmDmDm1Dm+11D1D1DCC1C1CPQm1QmQm+2.多功能双向移位寄存器并行输出Q 0。Q 1Q 2Q 3右移串行输入左移串行输出右移串行输出左移串行输入FF0FF1FF2FF3D 0D 1D 2D 3并行输入计述数器7.1概1、计数器的逻辑功能计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。2、计数器的分类 按脉冲输入为同步和异步计数器 按进位体制，分为二进制、十进制和任意进制计数器 按逻辑功能，分为加

7、法、减法和可逆计数器二进制计数器十进制计数器加计数器非二进制计数器任意进制计数器 同步计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器加计数器 异步计数器减计数器可逆计数器一、二进制计数器1.三位二进制异步加计数器(分析）21、电路分:析：1. )根据给定的时序电路图写出下列各逻辑方程式CP2= Q1CP1= Q0，CP0=CP, 时钟方程CPCRRR1D1DR1DC1C1C1FF0FF1FF2Q2Q1Q0D = Qn驱动方程:状态方程:D = Qn= QnD220011Qn+1Qn+1= D= Qn= D= QnQn+1= D= Qn111222000(CP由01

8、时，状态方程有效)3)列出状态转换表或画出状态图Qn(CP由01时，此式有效)CP1=QCP =QCP0=CP0021Qn(Q 由10时，此式有效)10状态转换表Qn(Q 由10时，此式有效)21状态图Q Q Q012000111001110010101011100现 态次态Q n2Q n1Qn0Q n + 12Q n + 11Qn+1 000000100101001001101 1100100101101110110111111000时序图如考虑每个触发器都有1tpd的，电路会出现什么问题？CP1= Q0CP2= Q1CP0=CPCP00001111tpd001Q02tpd110010Q11

9、01Q2011100121418=ffffffQ 1CPQ 2CPQ0CP 计数器的功能：不仅可以计数也可作为分频器。异步计数脉冲的最小周期 Tmin=ntpd。（n为位数）结论:3tpd2、3位二进制同步加法计数器（2）电路分析：（1）电路:&C1FFFFFF1J1J1JQ0Q1Q2C1C1C11K1K1KCPQQQ012驱动方程:J0 = K0 = 1状态方程:输出方程:Q nC=Q2 Q1 Q0nnn0J = K= QnQ n Q n11010J= Kn0 220Qn+1 =JQn +KQnQ n0状态转换图Q n Q n10Q2Q1 Q0n0/0/0/0CnQ nQ n00100001

10、0011210状态转换表/0/1C=QnQ/0nQ n计数顺序电路状态/0/0进位C211100100111101QQQ2100000000000010波形图1000110CP 2tQ 00113t1004Q 1t1015Q 21106tC7111t800012345678001001000=Q小结1、电路的逻辑功能：电路为8进制计数器。也可作为分频器2、电路的工作特点：电路是同步计数器，各触发器在CP地作用下同时翻转，它们的翻转仅比CP滞后一个tpd时间。同步计数 器计数速度比异步计数器高。C P71234568tQ0tQ1tQ21 t pd tCt1. 集成计数器7416174161逻辑功

11、能表（1）74161的逻辑功能预置数据输出清零预置使能时钟输入QA QBQCQDCPRDLDEPETA B C DLLLLL HLAB CDABCDHHLXXXX保保持持LHHXXXXXRCO=ETQAQBQCQDHHHHXXXX计数 异步清零 同步并行预置数据 保持原有状态不变QDQCQBQA0000 QDQCQBQADCBAQDQCQBQA QDQCQBQA 计数CP每来一个上升沿，计数器的数值增1。CPABCDETLDEP74161RDQA QB QC QDRCO(2)时序图RDLDA B CD CPEP ET QA QBQCQDRCO计数保持异步清零同步预置RCO=ETQAQBQCQD

12、RD的作用？1设置初始状态为00002、在计数课程中置0，去除若干状态九进制加计数器。（3）应用例2用74161(a) 反馈清零法：利用异步置零输入端，在M进制计数器的计数过程中，跳过M-N个状态，得到N进制计数器的方法。11 ETCRDABDRCO74161EPLDCP1QAQBQCQD&设法跳过16-9=7个状态CPQDQCQBQA000001 CP 1000120010.8100091001RD =D = 0151111工作波形CPRD ABCDQ01ETEPRCO1 74161Q1LD1CP CPQA QBQCQDQ2&Q3状态图00000001001000111001Q3Q2 Q1Q

13、010000111011001010100利用同步置数端九进制计数器(b) 反馈置数法:利用同LD的步作置用数？端，在M进制计数器的计数过程中，跳过M-N 1设置初始状态 N进制计数器的方法。个状态，得到2、在计数课程中置数，去除若干状态1CPQQCQQAABCDET RDEPD0B011000RCO7416110001LDCPCPQAQBQCQ20010D.181000QD QC QB QA9 1LD =0QD01100000000001001015111101110101010000110110采用后九种状态作为有效状态，用反馈置数法九进制加计数器。1 111CPQQCQQAQDQQB Q

14、ET RDEPABCDRCO110D0C0B0 A07416101121 1171801000000010010011100101110LDCPCPQQQQABCD0 .1RCO = ET = 1CA1 1 11 0 119110 0 001QD QC QB QA111511111101100000000001001011011101010100001101101波形图：2345618710CP Q 01111Q 111Q 200Q 3该计数器的模为9。分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？LD = QD = 0ACP

15、M=12Q3Q2 Q1Q0ABCDLDCP ETEP RD100000001001000110100010174161QB QC1111QAQD1110101110101001100001110110&11011100例3用74HCT161组成256进制计数器。解：设计思想 1片74161是16进制计数器 256= 1616 所以256进制计数器需用两片74161 片与片之间的连接通常有两种方式：并行进位(低位片的进位信号作为片的使能信号)串行进位(低位片的进位信号作为即异步计数方式)片的时钟脉冲，1. 集成计数器74161并行进位：低位片的进位作为片的使能11 ABCD RCOABCDRD ETRD11ETEPRCOEP74161(A)74161(B)LDQLDQ11CPCPQQQQQQABCDABCDCP+ 00 0 100001111计数状态 : 0000 0000 1111 1111N = 1616=256串行进位：低位片的进位作为片的时钟11 RDABCDABCDRD11CP11ETETEPRCORCO1EP74161(A)74161(B) LD QA QB QCQDLD11CPCPQAQB QC QD+ 0 0 0 100001111计数状态 : 0000 0000 1111 1111采用串行进位时