数字电路实验报告

1、数字电路实 验 报 告评 语：成绩 教 师： 年 月 日 班 级： 1403011 学 号：姓 名： 于梦鸽 地 点： EII-310 时 间： 第五批 实验一 基本逻辑门电路实验（一）实验目的.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。（二）实验所用器件二输入四与非门74LS00 1片（三）实验内容1、测试74LS00逻辑关系接线图2.用个三输入端与非门IC芯片74LS10安装如图所示的电路从实验台上的时钟脉冲输出端口选择两个不同频率（约 7khz和 14khz）的脉冲信号分别加到0和1端。对应

2、 和 端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出和（及/）的功能。 （4） 实验数据结果1、测试74LS00的逻辑关系Ø 逻辑关系连接图K2K1LED0 Ø 真值表输 入输出引脚1引脚2引脚3LLHLHHHLHHHL 2.测试74LS86的逻辑关系Ø 逻辑关系连接图LED0K2K1 Ø 真值表输 入输出引脚1引脚2引脚3LLHLHLHLLHHH 3. 测试74LS10的逻辑关系Ø 真值表SBYLL0LH0HLX1HHX0实验二 组合逻辑电路部件实验（一）实验目的：掌握逻辑电路设计的基本方法掌握EDA工具MAX-PlusII的原

3、理图输入方法掌握MAX-PlusII的逻辑电路编译、波形仿真的方法（2） 实验内容1. 逻辑单元电路的波形仿真利用EDA工具的原理图输入法，分别输入74138图元符号；建立74138的仿真波形文件，并进行波形仿真，记录波形；分析74138逻辑关系。 3-8译码器74138的波形仿真实验数据及结果2.设计并实现一个3位二进制全加器功能表输入输出EA1A2Q0Q1Q2Q3111110000111011011101101111110E为允许使能输入线，A1、A2为译码器输入，Q0、Q1、Q2、Q3分别为输出。（1） 二进制全加器原理一个位二进制加法运算数字电路是由一个半加器和（1）个全加器组成。它把

4、两个位二进制数作为输入信号。产生一个（1）位二进制数作它的和。如图所示。用全加器构成的位二进制加法器图中和是用来相加的两n位输入信号，n-1，n-1，n-2，······2,1,0是它们的和。在该电路中对0和0相加是用一个半加器，对其它位都用全加器。如果需要串接这些电路以增加相加的位数，那么它的第一级也必须是一个全加器。（2）实验步骤： 设计1位二进制全加器，逻辑表达式如下： Sn=AnBnCn-1Cn= An·BnCn-1(AnBn) An是被加数， Bn是加数，Sn是和数，Cn是向高位的进位，Cn-1是低位的进位。 利用

5、1位二进制全加器构成一个4位二进制全加器（3） 实验数据及结果3. 设计一个四选一数据选择器电路（1） 实验原理及内容数据选择器又称输入多路选择器、多路开关。它的功能是在选择信号的控制下，从若干路输入数据中选择某一路输入数据作为输出。 一个四选一数据选择器功能表选通选择信号 四路数据 输出 EA1A0DF1   0000D0D3 D0001D0D3 D1010D0D3 D2011D0D3 D3E是选通使能端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据，F是输出端。（2） 实

6、验数据及结果实验三 时序电路设计（一）触发器实验（一）实验目的1掌握RS触发器、D触发器、JK触发器的工作原理。2学会正确使用RS触发器、D触发器、JK触发器。（二）实验内容 1. D触发器DFF （或双D触发器74LS74中一个D触发器）功能测试。 D触发器的输入端口CLR是复位或清零，PRN是（置位）；给定D（数据）、CLK（时钟）波形序列，进行波形仿真，记录输入与输出Q波形。说明D触发器是电平触发还是上升沿触发，分析原因。实验数据及结果 2. JK触发器JKFF（或双JK触发器74LS73、74LS76中一个JK触发器）功能测试与分析。 JK触发器输入端口CLR是复位端，PRN是置位端，

7、CLKS是时钟。给出CK，J，K的波形，仿真JK触发器的功能，说明JK触发器的CLK何时有效。实验数据及结果实验四 简单时序电路设计实验（一）实验目的学习利用EDA工具设计简单时序电路。掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法（2） 实验内容1.用D触发器DFF（或74LS74）构成的4位二进制计数器（分频器） (1) 输入所设计的4位二进制计数器电路并编译。 (2) 建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。 (3) 对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔，4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LE

8、D显示灯，CLR、PRN端分别连接到实验系统两个开关的输出插孔。 (4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况。（3） 实验数据及结果实验五 数字系统设计综合实验（1） 设计一个1位BCD加法器并显示计算结果的装置 1元器件：BCD-7段LED译码器，7段共阴数码显示器，进位指示灯（亮表示有进位，灭表示无进位），BCD码加法器，电平开关（4bit×2）。2实验要求 该装置输入两路BCD数据（被加数与加数）后，再输入一个启动运算脉冲，加法器完成加法运算并将运算结果显示出来（7段LED显示和数，LED指示灯显示进位,若输入数据不是BCD数，应显示错误符E）。（二）实验数据及结果原理图波形图实验六 模60计数器（1） 实验数据及结果试验七 数字钟设计（一）任务与要求： 充分利用CPLD实验系统提供的硬件资源，用VHDL语言（或VHDL语言与组合逻辑图像结合）设计一个时（两位）分（