电子技术mul项目

1、电子电子EDA技术技术(Multisim） 电子EDA技术（Multisim） 项目项目5 5 Multisim 10 Multisim 10在数字电路中的应用在数字电路中的应用 电子电子EDA技术技术(Multisim） 任务任务5.1晶体管开关特性的仿真设计晶体管开关特性的仿真设计1. 任务引入任务引入图图51晶体三极管反相器晶体三极管反相器电子电子EDA技术技术(Multisim） 2.任务分析任务分析 本任务用到的虚拟仪器有：双踪示波器、信号发生器。 相关知识相关知识 【特别提示】 数字电路中，常用晶体二极管、三极管和场效应管的导通和截止分别表示逻辑状态1和0。5.1.1 晶体二极管的

2、开关特性晶体二极管的开关特性 晶体二极管是由PN结构成，具有单向导电的特性。图5-2所示是二极管开关特性的仿真电路。 电子电子EDA技术技术(Multisim） (a)二级管加正向电压的仿真电路二级管加正向电压的仿真电路 (b)二级管加反向电压的仿真电路二级管加反向电压的仿真电路 图图5-2 二极管开关特性的仿真电路二极管开关特性的仿真电路 由图可见，二极管加正向电压时，二极管压降，相当于开关闭合；二极管加反向电压时，二极管压降，相当于开关断开。电子电子EDA技术技术(Multisim） 5.1.2 晶体三极管的开关特性晶体三极管的开关特性 1. 在输入端加一个5V直流电压源，从三极管的集电极

3、输出。对三极管的集电极进行直流参数扫描，即可得到如图5-3所示的晶体三极管反相器的传输特性。从图5-3可知，输出电压随输入电压的增加而减小，1.4V是晶体三极管反相器的阈值电压。 2. 若输入信号为方波信号，则用示波器观察的输入与输出波形如图5-4所示。 由图5-4可知，当输入信号为负半周时，幅度小于三极管的门限电压，三极管截止，输出为高电平；当输入信号为正半周时，幅度大于三极管的门限电压，三极管饱和导通，输出为低电平。 图图53 晶体三极管反相器的传输特性晶体三极管反相器的传输特性 图图54 晶体三极管反相器的输入与输出波形晶体三极管反相器的输入与输出波形 电子电子EDA技术技术(Multi

4、sim） 4.任务实施任务实施图5-5所示是二极管开关特性的仿真电路。 (a)二级管加正向电压的仿真电路二级管加正向电压的仿真电路 (b)二级管加反向电压的仿真电路二级管加反向电压的仿真电路 图图5-5 二极管开关特性的仿真电路二极管开关特性的仿真电路 由图可见，二极管加正向电压时，二极管压降，相当于开关闭合；二极管加反向电压时，二极管压降，相当于开关断开。电子电子EDA技术技术(Multisim） 图图59 逻辑门测试电路逻辑门测试电路任务任务5.2逻辑部件的仿真测试逻辑部件的仿真测试任务引入任务引入 如图5-9所示的测试电路。输入端的电平用发光二极管(LEDl、LED2)指示，输出端的电平

5、用灯泡指示，试通过控制开关、，验证电路的功能V15 V R11.0kR21.0kJ1Key = A J2Key = B LED1R31.0kLED2R41.0kU1A74LS00DX12.5 V 电子电子EDA技术技术(Multisim） 任务分析任务分析 本任务用到的主要元器件有：74LS00D集成电路一块，发光二极管两个，灯泡一个。相关知识相关知识5.2.1 TTL与非门的测试与非门的测试【特别提示特别提示】 与非门是双极型TTL逻辑的基本门电路，所有的其他类型的门电路都是从它衍化而来的。 TTL与非门电压传输特性测试 电压传输特性是指电路的输出电压与输入电压的函数关系。在TTL与非门两输

6、入端加同一个直流电压源，如图5-10所示。在Multisim 10平台上对输入直流电压源进行直流参数扫描分析，就可以得到电压传输特性曲线，如图5-11所示。电子电子EDA技术技术(Multisim） U2A74LS00DV25 V 图图510 TTL与非门电压传输特性测试图与非门电压传输特性测试图图图511电压传输特性曲线电压传输特性曲线电子电子EDA技术技术(Multisim） 5.2.2 组合逻辑部件的功能测试组合逻辑部件的功能测试 1全加器的逻辑功能测试 全加器是常用的算术运算电路，能完成一位二进制数全加的功能。它的功能测试过程为： 在Multisim 10电路窗口中创建全加器电路。全加

7、器的输出端SUM的测试电路如图512所示其逻辑转换仪的仿真结果如图512所示。U1FULL_ADDERACINBCARRYSUMXLC1A B123J1Key = Space456 (a) 测试电路测试电路 (b)逻辑转换仪的仿真结果逻辑转换仪的仿真结果 图图5-12 全加器输出端全加器输出端SUM的测试的测试电子电子EDA技术技术(Multisim） 通过逻辑转换仪，可以得到全加器输出端SUM的真值表和逻辑表达式。同理，全加器输出端CARRY的测试电路和逻辑转换仪的仿真结果分别如图5-13、图513所示。 U1FULL_ADDERACINBCARRYSUMXLC1A B123J1Key =

8、Space456 (a)测试电路测试电路 (b)逻辑转换仪的仿真结果逻辑转换仪的仿真结果 图图5-13 全加器输出端全加器输出端CARRY的测试的测试电子电子EDA技术技术(Multisim） 2多路选择器功能测试 在多路数据传送过程中，有时需要将多路数据中任一路信号挑选出来传送到公共数据线上去，完成这种功能的逻辑电路称为数据选择器。74LSl51D是八选一数据选择器，其功能测试如下所述。151D数据选择器的输入/输出关系见表5-1所示的真值表。在Multisim 10电路窗口中创建如图514所示的电路。设置字信号发生器，通过改变开关A、B、C的连接方式，就可以选择相应的输入通道(图表 5-1

9、2中选择了通道)。启动仿真，逻辑分析仪的输入与输出波形如图5-15所示。输输 入入输输 出出GC B A Y1 1000000000 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1D0D1D2D3D4D5D6D7 表表5-1 151D数据选择器真值表数据选择器真值表电子电子EDA技术技术(Multisim） U174LS151DW6D04D13D22D31D415D514D613D712A11C9B10Y5G7XWG1RTXOXXOO0161531XLA1CQT1FVCC5VJ1Key = AJ2Key = BJ3Key = C图图514多路选择器的功能测试电路多

10、路选择器的功能测试电路 图图515多路选择器的工作波形多路选择器的工作波形电子电子EDA技术技术(Multisim） 3编码器的功能测试 所谓编码就是在选定的一系列二进制数码中，赋予每个二进制数码以某一固定的含义。74LSl48D是编码器，其功能测试如下所述。148编码器的输入/输出关系见表5-2所示的真值表。输 入输 出EID7 D6 D5 D4 D3 D2 D1 D0A2 A1 A0 EO GS 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1

11、1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 表表5-2 148编码器真值表编码器真值表 在Multisim 10电路窗口中创建如图516所示的电路，设置字信号产生器使其循环输出 11111110、11111101、11111011、10111111、01111111，使得8线一3线优先编码器依次选取不同的输入信

12、号进行编码。输出编码用数码管显示。 启动仿真，可观察到数码管依次循环显示7、6、5、4、3、2、1、0、7、6、。 电子电子EDA技术技术(Multisim） XWG1RTXOXXOO0161531U174LS148DA0A1A2GS34521076EIEOGNDGND4321 图图5-16 编码发生器的功能测试电路编码发生器的功能测试电路 4译码器的功能测试 译码器是在数字组合逻辑电路设计中广泛使用的元件，把一组二进制代码翻译成特定的信号。例如，常用的地址译码器就是通过译码器把计算机地址总线翻译成各个端口地址，计算机才能知道读/写哪个地址端口，下面通过对138译码器的仿真分析，了解译码器工作

13、原理和使用方法。 138译码器的输入/输出关系见表5-3所示的真值表。电子电子EDA技术技术(Multisim） 输 入输 出G1G2A+G2BC B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 011111111 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0

14、 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 表表5-3 138译码器真值表译码器真值表 首先建立如图5-17所示的译码器电路，该电路有一块集成138译码芯片，其逻辑符号如图中所示。其中A，B，C是输入端，G1，G2A，G2B是控制端，只是当G1为高电平，G2A，G2B为低电平时，译码器才工作。Y0Y7是输出端，外接逻辑转换仪，观察输出情况。电子电子EDA技术技术(Multisim） U174LS138DY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16G2A4G2B5XWG1RTXOXXOO0161531VCC5VXLA1CQT1F 图

15、图5-17 译码器的功能测试电路译码器的功能测试电路 任务实施任务实施 TTL与非门的功能测试 在Multisim 10电路窗口中创建如图5-9所示的测试电路。输入端的电平用发光二极管(LEDl、LED2)指示，输出端的电平用灯泡指示，通过控制开关、，就可以验证电路的功能。电子电子EDA技术技术(Multisim） 任务任务5.3 组合逻辑电路的仿真设计组合逻辑电路的仿真设计 任务引入 由门电路组成的一位全加器电路，如图5-27所示。试利用逻辑转换仪对电路进行仿真分析，验证一位全加器的功能，与表5-4全加器的真值表相比较。 U1AU2AU3AU4AU5AXLC1A BJ1Key = ACarr

16、ySum 图图5-27 一位全加器电路的仿真电路一位全加器电路的仿真电路电子电子EDA技术技术(Multisim） 任务分析 本任务用到的虚拟仪器有：逻辑转换仪。 相关知识 组合逻辑电路在任何时刻的输出仅仅取决于该时刻的输入信号，而与这一时刻前电路的状态没有任何关系。其特点如下：1功能与时间因数无关；2无记忆元件，没有记忆能力；3无反馈支路，输出为输入的单值函数。 【特别提示】 常用的组合逻辑模块有编码器、译码器、全加器、数据选择分配器、数值比较器、奇偶检验电路以及一些算术运算电路。一般来说，使用数据选择器实现单输出函数比较方便，使用译码器和附加逻辑门实现多输出函数比较方便；对于一些具有某些特

17、点的逻辑函数，如逻辑函数输出为输入信号相加，则采用全加器实现比较方便。电子电子EDA技术技术(Multisim） 5.3.1 利用四位全加器实现四位数据相加利用四位全加器实现四位数据相加 在Multisim 10电路窗口中创建如图5-28所示的4位数据电路。通过开关分别设置两个4位8421BCD码输入，通过数码管观察电路对任意两个8421BCD码相加后的输出。U14008BD_5VA23B22A15CIN9B14S010S313COUT14A07B06A31B315S212S111U24008BD_5VA23B22A15CIN9B14S010S313COUT14A07B06A31B315S21

18、2S111U4A7410NGNDGNDVCC5VJ1Key = 1J2Key = 2J3Key = 3J4Key = 4J5Key = 5J6Key = 6J7Key = 7J8Key = 8GND4321GND4321图图5-28 用全加器实现两个用全加器实现两个8421BCD码加法电路码加法电路电子电子EDA技术技术(Multisim） 5.3.2 编码器的扩展编码器的扩展 编码器在实际应用中，经常需要对多路信号进行编码，若没有合适的芯片，就要对已有编码器进行扩展。例如由两片8线一3线优先编码器扩展为16线一4线的优先编码器，其电路如图5-29所示。VCCJ1J2J3J4J5J6J7J8J

19、9J10J11J12J13J14J15J16X1X2X3X4U174LS148NA0A1A2GS34521076EIEOU274LS148NA0A1A2GS34521076EIEO 图图5-29 编码器功能扩展的仿真电路编码器功能扩展的仿真电路【特别提示】 8线一3线优先编码器扩展为16线4线的优先编码器的输出是低电平有效，由开关向编码器提供输入信号，编码器输出状态由4个探灯表示。启动仿真，就可以验证编码器的功能。电子电子EDA技术技术(Multisim） 5.3.3 用译码器实现一位全加器用译码器实现一位全加器 在Multisim 10电路窗口中，创建图5-30所示的电路，启动仿真开关，观察

20、全加器电路的输出，就可以验证电路的功能。U174LS138NY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16G2A4G2B5J1Key = 1J2Key = 2J3Key = 3VCC5VGNDGNDU2A74LS20NU2B74LS20NX1X2FCo图图5-30 用译码器实现的全加器电路用译码器实现的全加器电路电子电子EDA技术技术(Multisim） 5.3.4 用数据选择器实现逻辑函数用数据选择器实现逻辑函数 在Multisim 10电路窗口中创建如图5-31所示的电路，启动仿真，观察该电路的输出，由逻辑转换仪得到的真值表和逻辑表达式如图5-32所示。 U

21、174LS151NW6D04D13D22D31D415D514D613D712A11C9B10Y5G7U274LS151NW6D04D13D22D31D415D514D613D712A11C9B10Y5G7VCC5VGNDVCC5VGNDXLC1A B图图531用数据选择器实现逻辑函数用数据选择器实现逻辑函数 图图532逻辑转换仪的仿真结果逻辑转换仪的仿真结果电子电子EDA技术技术(Multisim） 5.3.5用门电路实现用门电路实现2ASK、2FSK和和2PSK键控调制电路键控调制电路 1.用门电路实现的2ASK键控调制电路 用门电路实现的2ASK键控调制电路如图5-33所示。用XFG1信

22、号发生器产生基带信号，XFG2信号发生器产生周期方波信号，与门7408N作为键控开关。输入与输出波形如图5-34所示，图中上方A通道为基带信号，下方的B通道为输出波形2ASK键控调制波形。U1A7408NXFG1XFG2XSC1ABGT图图533 2ASK 键控调制电路键控调制电路 图图534 2ASK 键控调制电路的输入与输出波形键控调制电路的输入与输出波形电子电子EDA技术技术(Multisim） 2用门电路实现的2FSK键控调制电路 用门电路实现的2FSK键控调制的仿真电路如图535所示。 XFG3信号发生器输出基带信号,XFG1信号发生器作为时钟源1，XFG2信号发生器作为时钟源2，与

23、门7408N的和作为键控开关，输入与输出波形如图536所示。U1A7408NU1B7408NU2A7400NU2B7400NU3A7402NXFG1XFG2XFG3XSC1ABGT图图535用门电路实现的用门电路实现的2FSK键控调制的仿真电路键控调制的仿真电路 图图536 2FSK 键控调制电路输入与输出波形键控调制电路输入与输出波形电子电子EDA技术技术(Multisim） 3.用门电路实现的2PSK键控调制电路 对于二进制PSK,用“0”码代表载波相位“”，用“1”码代表载波相位“0”。用门电路实现的2PSK键控调制的仿真电路如图537所示。 用XFG2信号发生器输出基带信号，XFG1信

24、号发生器作为振荡信号源，与门7408N的作为键控开关，其输入与输出波形如图538所示。U1A7400NU1B7400NU2A7408NU2B7408NU3A7402NU3B7402NXFG1XFG2XSC1ABGT图图537用门电路实现的用门电路实现的2PSK键控调制仿真电路键控调制仿真电路 图图538 2PSK键控调制仿真电路的输入与输出波形键控调制仿真电路的输入与输出波形电子电子EDA技术技术(Multisim） 输 入输 出 A B CS C0 0 0 00 1 01 0 0 1 1 00 0 1 0 1 1 1 0 11 1 10 0 1 01 00 11 00 10 11 1 任务实

25、施任务实施 在Multisim 10电路窗口中创建由门电路组成的一位全加器电路，如图5-27所示。利用逻辑转换仪对电路进行仿真分析，就可以验证一位全加器的功能。可以与表5-4全加器的真值表相比较。 表表5-4 一位全加器真值表一位全加器真值表 电子电子EDA技术技术(Multisim） 任务任务5.4 时序逻辑电路的仿真设计时序逻辑电路的仿真设计5.4.1计数器设计与仿真计数器设计与仿真 计数器在数字电路设计中得到广泛应用，是构成时序逻辑电路的基本电路，包括二进制、八进制、十进制、二十四进制和六十进制计数器等。下面通过一些典型应用说明计数器的工作原理和设计方法。 1模7计数器设计 在Multi

26、sim 10电路窗口中创建模7计数器的仿真电路，如图544所示。正常工作时，ENT、ENP和CLR应始终为1，当时，从1变为0，将DCBA的值1001置给。所以。当从0000开始计数到0101时,对置0,在下一个脉冲(第6个脉冲)的上升沿,将事先预备的的值(1001)置给，在下一个脉冲(第7个脉冲)的上升沿实现进位功能，同时计数器回到=0000，重新开始计数。由于上升沿触发，每输入7个时钟脉冲就输出1个进位脉冲。用逻辑分析仪观测输出、进位输出和时钟脉冲如图545所示。 电子电子EDA技术技术(Multisim） U174160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7

27、ENT10LOAD9CLR1CLK2U2A7400NV1100 Hz 5 V VCC5VXLA1CQ T1F图图544 利用利用74160N实现模实现模7计数器的仿真电路计数器的仿真电路 图图545 模模7计数器的输出计数器的输出时序时序 2十进制计数器设计 【特别提示】 常用的集成十进制同步计数器有74HC162（同步清零），74HC160（异步清零），集成二进制四位计数器74HC61（异步清零）和74HC163（同步清零）。它们依靠时钟脉冲的上升沿触发，其中A，B，C，D为预先设置的初始值，当LOAD端为低时，初始值有效，CLR为清零端，低电平有效，RCO为进位端，当输出全为1时，RCO为

28、高电平。 下面采用74HC162来创建一个十进制同步计数器，该芯片逻辑符号如图5-46所示。连接电路图5-46。电子电子EDA技术技术(Multisim） U174HC162D_4VQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2XFG1U2A74HC00D_4VU3DCD_HEXVCC5V 图图 5-46 十进制同步计数器十进制同步计数器 令A=B=C=D=0，表示从零开始计数，用函数信号发生器产生50Hz，5V的脉冲来模拟时钟脉冲，用一个与非门产生进位脉冲。激活电路，观察到数码管从0到9循环显示，改变与非门U2A的输入可构置其他进制的计

29、数器。 3六十进制计数器设计 下面通过一块7490集成计数器芯片构建一个六十进制计数器，创建电路如图5-47所示。电子电子EDA技术技术(Multisim） U17490NQA12QB9QD11QC8INB1R916R927R012INA14R023U27490NQA12QB9QD11QC8INB1R916R927R012INA14R023U3DCD_HEXU4DCD_HEXU5A7408NXFG1inout 图图 5-47 六十进制计数器六十进制计数器 【特别提示】 六十进制计数器包括两个数码管显示：一个显示个位（左边数码管），一个显示十位（右边数码管）。个位是十进制计数器，十位为六进制计数

30、器，因此可用两片7490实现六十进制计数器功能。 启动仿真开关后，左边数码管从0至9循环显示，逢十进位到右边数码管，右边数码管显示十位，当达到60时，数码管又从零开始显示，实现了六十进制计数器的功能。电子电子EDA技术技术(Multisim） 4二十四进制计数器设计 二十四进制计数器设计和六十进制计数器类似，创建二十四进制计数器电路如图5-48所示。分别用两个数码管显示，一个显示个位，一个显示十位。个位是十进制计数器，十位为二进制计数器，因此用两片7490实现。U17490NQA12QB9QD11QC8INB1R916R927R012INA14R023U27490NQA12QB9QD11QC8

31、INB1R916R927R012INA14R023U3A7408NclockinoutU4DCD_HEXU5DCD_HEXXFG1图图5-48 二十四进制计数器二十四进制计数器 图中U1的接法实现的是一个十进制计数器，U2的接法实现的是二进制计数器。当计数到24时，开始清零并重新计数。其中“4”对应于U1的QC=1，即0100（十进制数为4），“2”对应于U2的QB=1，即0010（十进制数为2），当这两个端子同时为1时，说明计数到了24，使U1和U2的R01和R02同为高，同时置零重新开始计数。 启动仿真开关，看到左边数码管从0至9循环显示，右边从0至2显示，当达到24时，数码管又从零开始计

32、数。调整函数信号发生器输出频率可以改变数码管显示速度。电子电子EDA技术技术(Multisim） 5.4.2程序计数分频器程序计数分频器 【特别提示】 分频器的作用是改变时钟脉冲的频率，当需要某个特定的时钟频率时，往往采用分频器来实现，分频电路实际上是计数器，如果要使用十分频，那就需要十进制计数器，二分频就需要二进制计数器 1八分频电路 程序计数分频器是模值可以改变的计数器。利用移位存储器和译码器可以构成程序计数器，例如74LS138N(3线8线译码器)和74LS195N(4位移位寄存器)可以构成模值范围为28的程序计数分频器,其仿真电路如图549所示。 通过译码器将所需的分频比CBA译成8位

33、二进制数，其中只有一位为0，与其他7位不同，它代表译码器输入的分频比。再通过两片4位移位寄存器对带有分频比信息的二进制数进行移位，当被移到输出时，说明输出开始变化，产生下降沿：在下一个脉冲来时输出又回到原来的高电平，产生一个负脉冲，说明被移到电路已实现所需的分频，故通过让两片4位移位寄存器重新置数开始移位循环。输入111(8分频)时，时钟(CP)、输出和的时序分别如图550所示。电子电子EDA技术技术(Multisim） U174LS195NA4B5C6D7K3QA15QB14QC13QD12J2CLR1SH/LD9CLK10QD11U274LS195NA4B5C6D7K3QA15QB14QC

34、13QD12J2CLR1SH/LD9CLK10QD11U374LS138NY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16G2A4G2B5VCC5VJ1J2J3CP1kHz 5 V J4XLA1CQT1F图图5-49 程序计数分频器的仿真电路程序计数分频器的仿真电路 图图5-50 CBA为为111(8分频分频)的时序的时序电子电子EDA技术技术(Multisim） 2十分频电路 首先创建十分频电路如图5-51所示，该电路由三个十进制计数器构成，当U1计数到10时，QD产生输出脉冲，其频率和输入信号频率相差10倍，再通过输入到U2，U2的QD端输出脉冲频率比输入又减

35、少10倍，连到U3再降低10倍，因此该电路最终可实现1/1000分频。下面通过仿真来验证分析结果。 将图5-48中三路输出信号接到逻辑分析仪的输入端，双击逻辑分析仪，得到图5-52电路十分频的波形。U17490NQA12QB9QD11QC8INB1R916R927R012INA14R023U27490NQA12QB9QD11QC8INB1R916R927R012INA14R023U37490NQA12QB9QD11QC8INB1R916R927R012INA14R023XFG1inoutXLA1CQT1F 图图5-51 十分频电路图十分频电路图 5-52 十分频逻辑分析仪输出结果十分频逻辑分析

36、仪输出结果电子电子EDA技术技术(Multisim） 3二分频电路 下面采用74HC160实现二分频，创建电路如图5-53所示，该电路实际上是一个4位二进制计数器，每输入一个时钟脉冲计数一次，输入时钟频率和QA，QB，QC，QD的频率依次相差2倍。U174HC160N_4VQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2XFG1VCC5VXLA1CQT1F图图 5-53 二分频电路二分频电路 图图 5-54 二分频器逻辑分析仪输出结果二分频器逻辑分析仪输出结果 启动电路，双击逻辑分析仪，得到如图5-54所示结果，从波形可看出，输入时钟和QA

37、、QB、QC、QD频率依次相差两倍。因此利用该电路可得到2的倍数分频，如果想要更大倍数分频，可采用多片74HC160级连。 电子电子EDA技术技术(Multisim） 5.4.3 序列信号产生电路序列信号产生电路 在数字系统中经常需要一些序列信号，即按一定的规则排列的1和0周期序列，产生序列信号的电路称为序列信号发生器。序列信号发生器可以利用计数器和组合逻辑电路来实现。例如要实现一个序列为01101001010001的序列信号产生电路。根据序列长度，选用一个十四进制计数器再加上数据选择器就可实现。利用一个4位十六进制计数器(74163N)，当计数器输出为1101时，产生复位信号，这样就构成一个

38、十四进制计数器，同时计数器的输出端和数据选择器的地址端相连，并且把预产生的序列按一定顺序加在数据选择器的数据输入端。这样从数据选择器输出即为所需的序列。 在Multisim 10电路窗口中创建如图555所示的序列产生器的仿真电路。用逻辑分析仪观察的输入时钟和输出序列如图556所示。U174163NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U2A4023BT_5VU4MUX_16TO1AGCBDYWD0D1D2D9D3D7D6D4D10D5D8D11D12D13D14D15VCC5VVCC5VXLA1C Q T1FCP1kHz 5 V

39、图图5-55 序列产生器的仿真电路序列产生器的仿真电路 图图5-56 序列产生电路的输入时钟和输出的波形序列产生电路的输入时钟和输出的波形电子电子EDA技术技术(Multisim） 5.4.4交通灯控制器交通灯控制器 【特别提示】 交通灯控制器可以通过时序逻辑电路来实现，该电路使用一个时钟频率为0.5Hz的4位计数器。假设绿灯亮16s，然后黄灯亮4s，接着红灯亮12s，当计数器溢出(即输出从1111变到0000)时，红灯灭，绿灯亮。 根据时钟周期，可以写出每个灯打开的条件。绿灯在计数器输出为00000111期间打开，黄灯在计数器输出为10001001期间打开，红灯在计数器输出为10101111

40、期间打开。 在Multisim 10电路窗口中创建如图557所示的交通灯电路。启动仿真，通过观察指示灯的变化，可以验证交通灯控制器的功能。 任务实施 电路工作时，的极性端处于高电平，端由复位开关产生的信号决定。复位开关断开时，由于均为关断状态，均为低电平状态，所以为高电平，端为低电平，锁存了前一次工作阶段的数据。新的工作阶段开始，复位开关闭合，的一个输入端接地为低电平，的输出也为低电平。所以端为高电平状态。以后，端状态完全由的输出决定。一旦数据开关有一个闭合，则中必有一端最先处于高电平，相应的被点亮，指示出第一信号的位数。同时的输出为高电平，迫使为低电平状态，在脉冲下降沿的作用下，第一位被锁存

41、。电路对以后的信号便不再响应。电子电子EDA技术技术(Multisim） U174160NQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U2AU3AU4A7404NU5AU6AU7AU8AU9AV1VCCGreenX1X2X3X4X5X6RedYellowGreenRedYellow北/南东/西 图图5-57 交通灯的仿真电路交通灯的仿真电路电子电子EDA技术技术(Multisim） 任务任务5.5 A/D转换电路的仿真设计转换电路的仿真设计 任务引入 在Multisim 10电路窗口中创建如图560所示的权电阻网络DAC。对模拟电子开关

42、，当输入的信号为高电平(即为1)，开关接参考电压。试进行仿真分析 Vref5VJ1J2J3J4R180k R240k R320k R410k R55k U2 -1.562V+-R610k U1D0D1D2 D3 图图560 权电阻网络权电阻网络DAC的仿真电路的仿真电路 任务分析 权电阻网络DAC转换精度差，取决于基准电压和模拟电子开关、运算放大器和各权电阻值的精度；各权电阻阻值相差大，当位数多时，精度保证困难。电子电子EDA技术技术(Multisim） 5.5.1 数模转换电路数模转换电路(DAC) 1. R2R T形电阻网络DAC R2R T形电阻网络DAC如图561所示。R120kR22

43、0kR320kR420kR520kR620kR720kR820kR920kR1020kVCC5VJ1J2J3J4U10.000V+- 图图5-61 R-2R T形电阻网络形电阻网络DAC的仿真电路的仿真电路 当时，通过Multisim 10仿真软件仿真可知，电压表读取输出电压值为-0.519V，与理论计算值-0.5208V基本一致。电子电子EDA技术技术(Multisim） 2. R2R 倒T形电阻网络DAC 在Multisim 10电路窗口中创建的R2R倒T形电阻网络DAC如图562所示。经过电路分析可知，模拟输出量与输入数字量D的关系为：R120kR620kR720kR820kR920kR

44、1020kVCC5VU10.000V+-U2R220kR320kR420kR520kJ1J2J3J4图图562 R2R 倒倒T形电阻网络形电阻网络DAC的仿真电路的仿真电路 当输入时，通过Multisim 10仿真软件的仿真可知，电压表读取输出电压值为-2.809,与理论计算值基本一致。电子电子EDA技术技术(Multisim） R2R 倒T形电阻网络DAC克服权电阻阻值多且相差大的缺点，同时工作速度快。利用R2R 倒T形电阻网络DAC可以实现可编程任意波形发生器。可编程任意波形发生器仿真电路如图563所示。 改变数字控制信号的权值，可以改变输出电压。如果利用Multisim 10仿真软件中的

45、字信号产生器，通过编程使数字控制信号按照一定规律变化，则DAC的输出电压是与按一定规律变化的数字控制信号相对应的波形。例如，字信号产生器产生一个周期的二进制序列，输出的波形如图564所示。A1VDACD0 D1 D2 D3 D4 D5 D6 D7VDACV112 V XWG1RTXOXXOO0161531XSC1ABGT图图563可编程任意波形发生器仿真电路可编程任意波形发生器仿真电路 图图564可编程任意波形发生器的输出波形可编程任意波形发生器的输出波形 电子电子EDA技术技术(Multisim） 4. 开关树D/A转换器 3位D/A转换器电路如图566所示。R15kR210kR310kR4

46、10kR510kR610kR710kR85kVCC5VJ0J1J2J3J4J5J6J7J8J9J10J11J12J13U1DC 1M3.883V+- 图5-66 开关树型D/A转换器 14个开关构成开关树,每个开关受输入3位数码的控制。电子电子EDA技术技术(Multisim） 任务任务5.6 555定时器的仿真设计定时器的仿真设计 任务引入任务引入 施密特触发器(双稳态触发器)的仿真电路如图568所示，试对其进行仿真分析。U1LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2XSC1ABGTC110nFV112 V 1kHz 0Deg VDD12V图图568用用5

47、55定时器构成施密特触发器的仿真电路图定时器构成施密特触发器的仿真电路图 任务分析：任务分析： 本任务用到的虚拟仪器有：双踪示波器。 相关知识相关知识 555定时器是一种多用途单片集成电路，可以方便地构成施密特触发器、单稳态触发器和多谐振荡器。555定时器使用灵活方便，因而得到广泛的应用。电子电子EDA技术技术(Multisim） 5.6.1 用用555定时器构成单稳态触发器定时器构成单稳态触发器 利用555定时器构成单稳态触发器有两种方法：一种是通过555模块和相关器件按图568所示的电路连接即可得到单稳态触发器；另一种方法就是利用Multisim 10提供的555 Timer Wizard

48、直接生成单稳态触发器。 1. 用555定时器构成单稳态触发器 用555定时器构成单稳态触发器的电路如图569所示。其中，RST接高电平，TRI端作为输入触发端，的下降沿触发。将THR端和DIS端接在一起，通过R接，构成反相器，并通过电容C接地。这样就构成积分型单稳态触发器。其输入与输出波形如图570所示，A通道是输出波形，B通道是输入波形。为观察方便，A通道的波形上移1格；B通道的波形下移1.4格。电子电子EDA技术技术(Multisim） U1LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2VCC12VC10.01uF CRV11kHz 12 V XSC1ABGT图图5-69 用用555定时