数字电路试验一教案

1、2.1实验仪器的使用及门电路逻辑功能的测试、实验目的(1) 熟悉实验仪器和实验箱的使用。掌握TTL集成电路的使用规那么与逻辑功能的测试方法。、实验仪器与器件(1) 实验仪器：数字实验箱，万用表。(2) 实验器件：74LS00、74LS02各一片、实验内容任务151 示波器的使用2 数字实验箱的检查3测试74LS00 (2输入4与非门)的逻辑功能4.利用门电路控制输出5组合电路逻辑功能分析四、思考题：(1)、(2)五. 实验仪器简介(一)数字实验箱ET 3200B1.面板设置及使用(1) 电源：土 12V、+ 5V tTTL。(2) 数据开关SW1SW4：置上：逻辑 “1 (+5V),常态为上置

2、下：逻辑 “ 0 (0V )。(3) 单脉冲开关：拨动一次，插座A输出一个正脉冲，插座A输出一个负脉冲。拨一下，插座输岀正脉冲1T负脉冲图1单脉冲开关时钟频率：1Hz、1kHz、100kHz,由开关切换。注意市电频率方波为 50 或60Hz，不要用。(5) 电平指示器输入逻辑“ 1： LED发光，输入逻辑“ 0： LED不发光。(6) 接插实验板孔竖向通174LS00-图2接插板结构沟槽孔横向不通2 考前须知 接地点多处，便于接线。 电源、时钟、数据开关、单脉冲开关输出各自间或相互间不能有短路现 象。 连线拔除时应按住插座，以防插座被带出(二)示波器1 常用开关(1) 扫描方式"自动

3、扫描(AUTO)无输入也可显示扫描光迹。一旦有输入信号时，电路 自动转为触发扫描状态，调节触发电平得到稳定波形。适于观察 50Hz以上的信 号。常态(NORM无输入信号时，无光迹。有输入信号时，调节触发电平使 电路触发扫描。适于观察50Hz以下的信号。(2) 与波形稳定有关的控制开关 触发源：VCH1通道信号、V CH2通道信号、电源、外接信号4种 双踪显示时适于作触发源的条件是：(1) 周期长者；CP* 2分频(1Q)fCH2 触发源时间导前者；(3) 波形边沿陡峭、幅值较大、波数少者。BS601选择内触发“ INT。 触发信号耦合方式：选“ AC'。 触发电平：调节触发点以稳定波形

4、。(3) 垂直通道控制 衰减开关：调节波形的Y向显示幅值，读数时微调旋纽顺时针至底。 输入信号耦合方式：显示时基线 GND 显示信号波形DC。 丫位移：调节波形于Y方向的位置。 显示方式：按“ CH1 CH1通道波形； 按“ CH2 CH2通道波形，其中：“CH2反相一一CH2的信号被反相，抬起信号正常。同按“ CH1与“ CH2 显示双踪波形，其中 “交替(ALT) 一一高频双踪；“断续(CHOP 一一低频双踪。' BS601直接为双踪显示按键。(4) 水平通道控制 扫描时间：调节波形的X向疏密程度，读数时微调旋纽顺时针至底。 水平扩展：波形在X向显示幅值X 5。 X位移：调节波形于

5、X方向的位置。(5) 校正信号：1kHz，0.5Vp-p方波，用于标定时间、电压刻度值，或检查示 波器的工作是否正常。(6) 高频探头探头有1 : 1V和 10 : 1两种衰减档可以调节。2 考前须知(1) 开机前将亮度旋纽逆时针至较小处，使用中亮度不要太亮，且防止 长时间显示单一光点。(2) 输入端子禁止接220V高压。(3) 面板开关操作时，不要用力过猛。3.数字万用表(1) 严禁表笔插电流孔时去测非电流信号。实验不测电流，表笔始 终插电压/欧姆孔。(2) 不用后关闭电源。六、数字电路实验方法图示展示了电路实验系统的构成及各局部间的关系图3电路实验系统的构成2.2 TTL与非门应用、实验目

6、的(1)进一步掌握门电路逻辑功能的测试。 熟悉用与非门构成其它逻辑门电路的方法。、实验仪器与器件(1) 实验仪器：数字实验箱、万用表。(2) 实验器件：74LS00假设干、实验内容任务1, 2必做，任务3选做。1 用与非门组成非门、与门、或门、或非门、异或门2 用与非门组成半加器3 用与非门组成全加器 四、思考题：见教材。用或非门实现非门、或门、与门、与非门。要求写出表达式，画出逻辑原理 图。五、实验原理1门电路多余端的处理对于TTL电路，多余输入端悬空可等效为高电平。但因悬空端易受干扰 影响，所以在实际应用时应进行处理。多余输入端CY=ABAB1ABA> 1BY=A+B多余输入端C2

7、与非门应用 Y 一.最简与或式 Y > Y一与非一与非 逻辑原理图 实验图原理图上标注型号、管脚编号包括电源与地脚实例 1： 丫二 A B > A «BABU1+5VU 2U : 74LS00 电源 14 脚，地 7 脚实例：异或门电路方案比拟： Y= AB+ AB = AB AB 需5个与非门，两片74LS00实现； Y=A AB+ B AB = AAB *BAB 需 4个与非门，一片 74LS00 实现。2.4组合电路的设计实验目的(1) 掌握组合电路逻辑功能的设计方法。(2) 观察组合电路的竞争冒险现象，探讨解决方法。、实验仪器与器件(1) 实验仪器：数字实验箱、万

8、用表、示波器(2) 实验器件：自定。、实验内容任务1、3必做，任务4选做。1 设计一个ABC三人表决电路。表决原那么：少数服从多数，但 A具有一 票否决权，用与非门实现。3设计一把数字保密锁。锁上有 A、B、C三个按键，此外还有一个开锁总 控制开关F。当F=0时，按键不起作用；当F=1时，锁处于开启状态。开启状态 下只有同时按下B、C键时锁才可翻开，按错那么报警。电路器件自定。4竞争冒险现象的观察与消除。四、思考题是否所有的竞争冒险现象都会影响电路的正常工作？试举例说明 五、实验原理实例：某电子锁有A、B、C三键控制，只有同时按下3键锁才开，否那么发 出报警信号，要求用与非门实现。设计步骤：(

9、1) 确定输入、输出变量及变量赋值一 0锁不开0键开开锁信号丫 1 1锁开输入：三键状态A、B、C彳输出彳r 0不报警I 1键合I报警信号Zl 1 报警(2) 真值表(3) 最简函数式丫二ABC ，Z八(m1 m6)化简或合并“ 0得Z二AbC ABC或逻辑 归纳得Z二丫(A B C)(4) 逻辑图与实验图2.5编码器、实验目的(1) 熟悉编码器的工作原理及逻辑功能。(2) 掌握编码器的设计方法及应用。二、实验仪器与器件(1) 实验仪器：数字实验箱，万用表。(2) 实验器件：自定。表2三、实验内容1.4线-2线普通编码器根据表1设计。要求写出设计过程，画出实验图，实验验证表1输入输出Io丨11

10、213丫1丫0100000010001001010000111其它取值禁止出现XX输入输出SI O1112I 3I 4I 5I6|7丫2丫1丫0YSYEX1XXXXXXXX1111101111111111101XXXXXXX000010XXXXXX0100110XXXXX01101010XXXX011101110XXX0111110010XX01111110110X01111111101001111111111102. 8线3线优先编码器 根据表2设计。要求同任务1。3.编码器应用用任务2完成的8线-3线优先编码器设计一个病房优先呼叫器。每一个病 房有一个按键，当1#键按下时，1#灯亮，且其它

11、按键不起作用；当1#键没按下 时，2#键按下，2#灯亮，且不响应3#键；只有1#、2#键均没按下，3#键按下，3#灯亮。 要求画出实验电路图允许添加门电路，实验验证。四. 思考题1假设某一编码器不具有优先级别，那末它对 输入信号有何要求？五、实验原理对不同事件编制不同的二进制代码的器件称编码器。图1为线-2线普通编码器的逻辑符号。注意: 普通编码器限定某时刻只允许一个输入申请有效， 故表中输入的取值组合均不允许出现。图2为8线-3线优先编码器的逻辑符号。其 与普通编码器的区别在于多个输入申请可同时有 效，但电路只对优先级别咼的申请有效。如当I 7 = 0时，此时无论其它输入端有无申请,2位二进

12、制编码输出 YoY11 III 0112 I 3IY4个待编码申请输入高电平申请有效图14线2线普通编码器逻辑符号电路只对E编码，即Y2Y1 Yo =0 0 0;而假设使的申请有效，贝U必须满足比其优先级别高的输入端无编码申请。 利用YS与YEX信号可实现多个电路的级连，扩展输入端数。工作状态及编码见表.2_ 丫2A人输入.状态指示端Ys = 0无申请C丫1AY0 kYsAYex1"Yex = 0有申请图2.5.2 8线-4线优先编码器逻辑符号厂 S片选端，低电平有效工作Y f ff1 7 1 TI7|0I11 21 3I4|5I68个待编码申请输入低电平申请有效 级低级高图28线-

13、3线优先编码器逻辑符号3位二进制编码输出反码2.6译码器及数码显示一、实验目的(1)熟悉译码器的种类及逻辑功能。(2) 了解数码管显示的原理及其使用方法。二、实验仪器与器件(1) 实验仪器：数字实验箱，万用表。(2) 实验器件：74LS139 片，BS211 一个，三极管3DG6两个，门电路、电阻假设干。三、实验内容任务 1、2、3(1)(3)。1. 测试74LS139的逻辑功能2 .将74LS139扩展成3线8线译码器3 .显示器译码电路设计：代码为 001时，显示“一，代码为010时，显示 “二，代码为011时，显示“三。四、思考题:(1)、(1)集成电路的各控制端能否悬空？为什么？(3)

14、 用于驱动共阳极数码管的译码驱动器，它的输出是高电平有效，还是低 电平有效？驱动共阴极的呢？ 五、实验原理1. 74LS139逻辑符号的意义及逻辑功能片选控制端低电平有效石1 -丫2丫3S74LS139(1/2)A1 A0译码输岀端低电平有效二进制代码输入图1逻辑符号输入输出SA1A0Y)E 丫2 丫31XX1111000 11100110 1110110 1111110功能表输出逻辑表达式：丫。二A2AA0二mo，Yi 二 mi称最小项译码器2译码器的扩展：3线(1) 4 线16 线8线译码器-4线-16线译码器Yo丫7丫8Y15(2)电路结构3用译码器设计组合电路(1)实现原理 组合电路函

15、数由最小项构成：丫=送mi 译码器输出最小项：丫用 译码器输出管脚组合-组合电路函数A 3A2A1 A0图2 (b)逻辑图(2)实例：用3线8线译码器实现3变量函数。Y= A B C+ ABC，令 A2=A ,A1=B , Ao= C,那么 Y=m2+ m5= m?皿=丫2 丫5 -实验图4 数码管及等效电路(1) 共阳极数码管的结构及等效电路(2) 数码管的工作参数 每个笔段工作电流约g f V+ a b10mA，工作压降约2.4Vage图3 (a)外形图；pe d V+ c DpDp(b )等效电路V+ =+Vcc5.数码管驱动电路Vi=3.6VT 饱和，Vce"0 Rc=(5

16、2.4)/lc=0.43K Q Ib > lc/ B =0.06 mA , Rb < (3.7 0.7)/ Ib=50K Q 6数码显示器的设计根据驱动电路，确定控制数码管逻辑电平； 用3线-8线译码器设计显示器译码电路； 确定驱动电路的各阻值。lc=6 mARbRcVi = 3.7V+5V+2.4VB =100图4驱动电路(1)2.7数据选择器、实验目的(1) 熟悉数据选择器的工作原理和逻辑功能(2) 了解数据选择器的应用。、实验仪器与器件(1) 实验仪器：数字实验箱、万用表。(2) 实验器件：74LS153 片，门电路假设干、实验内容任务13。1 测试并验证74LS153的逻辑

17、功能2 将74LS153扩展成8选1数据选择器M=0 时，输出 Y=ABC ;3 .用8选1数据选择器实现可控式运算电路：当 当m=1时，输出Y=A+B+C 四、思考题如何将任务2的8选1数据选择器设计为具有选通控制端功能的器件？画出 逻辑图。五、实验原理1. 74LS153逻辑符号的意义及逻辑功能选通S输入A1 Ao输出Y1XX000 0D00 1D11 0D21 1D3功能表_ 2D34路数据-2D2输入口2D1-2D0通道地_| A1 址代码 L- Ao1D31D21D11Do图174LS153逻辑符号等效：双刀4位开关2数据选择器的扩展：8选1数据选择器一 16选1数据选择器(1) 1

18、6选1数据选择器逻辑符号设计(2)扩展图图216选1数据选择示意图DoD7DbD15图3 扩展图3 用数据选择器设计组合电路(1) 构成原理如用4选1数据选择器，当S =0时，输出丫的表达式为：Y = Do( A1 A0)+ D1( A1A0)+ D2( A1 a0)+ D3( A1 Ao)，假设设:A1、Ao 2个输入变量Do D3 第三个输入变量的适当形式：原、反变量，0，1丫为3变量组合逻辑函数 同理用8选1数据选择器可实现4变量组合逻辑函数。(2) 实例用4选1数据选择器实现丫函数步骤：Z= AB+ AB AB o Ab 1 AB 1 AB o ,令 A1=A , Ao=B , Do=

19、 D3=o, D1= D2= 1贝U Y= ZA1YAoDo D1 D2 D3 S1图4组合电路2.8 RS触发器与D触发器实验目的(1) 掌握RS触发器与D触发器的逻辑功能和测试方法(2) 熟悉RS触发器与D触发器的根本应用。、实验仪器与器件(1)实验仪器：数字实验箱，双踪示波器。实验器件：74LS00、74LS74各一片，电阻3kQ两个，微动开关一只、实验内容任务 1、2、4、5。1 测试根本RS触发器的逻辑功能2 单脉冲发生器4 测试74LS74 (双D触发器)的逻辑功能5用74LS74设计二分频与四分频电路四、思考题:、(2)(1) 用与非门构成的根本RS触发器的约束条件是什么？如果改

20、用或非门构 成根本RS触发器，其约束条件又是什么？(2) 机械开关能否用来做单脉冲开关？为什么？五、实验原理1 根本RS触发器电路结构及逻辑功能图1根本RS触发器触发器输出Q"""一对互补输出端，QsDRdcn+111Q011100001*特性表2用消除机械开关抖动电路(单脉冲开关)图2 (a)消抖动电路3 边沿D触发器逻辑符号的意义及逻辑功能时钟控制 端一1D-R>ciSQ同步输入端DCP逻辑符号异步复位端/低电平有效Q异步置1端低电平有效Q重复置1 重复置0与保持与保持图2 ( b)波形图CPDQ+1XXQ11110000功能表4分频电路2分频：D触发器

21、-T'触发器v D触发器特性方程：Q+1= DT '触发器特性方程：Qn+1= QQQ图4 (a)分频器CP(f) II_D= Qn 驱动方程Q(1/2)f图.4 (b)波形图5强调(1)器件的控制输入端应严格按照其逻辑要求接入电平，决不允许悬空处理。(2) CP 单脉冲必需由无抖动的单脉冲开关提供。2.9 JK触发器一、实验目的(1) 掌握JK触发器的逻辑功能和测试方法。(2) 了解触发器逻辑功能的转换。二、实验仪器与器件(1) 实验仪器：数字实验箱，双踪示波器。(2) 实验器件：74LSO0 74LS112(或74LS73)各一片、按钮、电阻假设干三、实验内容任务131 测

22、试74LS112(或74LS73触发器的逻辑功能2 触发器逻辑功能的转换3计数电路分析4.简易2人抢答器：(1) 每位参赛者控制一个抢答按钮，按动按钮发出抢答信号；(2) 竞赛开始后，先按动按钮者抢答成功，对应发光二极管指示，并使对方的 按钮不作用；(3) 竞赛主持人另有一个复位按钮，用于将电路复位。 要求设计并画出实验图，实验验证。四、思考题如何将D触发器转换为JK触发器和T、触发器？请画出逻辑原理图五、实验原理1. JK触发器逻辑符号的意义及逻辑功能JCP tAciK-Rd1J R1K SSd图1逻辑符号CPJK_n+1QXXXQ (保持)00Q (保持)010 置 0101 置 111Q

23、 (翻转)功能表2触发器逻辑功能的转换已有触发器的特性方程二待求触发器的特性方程一转换方程一实验图实例：D触发器-JK触发器 D触发器特性方程(Q性D)=JK触发器特性方程Qn+1=JQn + K Qn D = JQn + K QnCPJK图2触发器逻辑功能转换电路2.11移位存放型计数器实验目的(1)掌握移位存放型计数器的组成、工作特点(2)分析并解决时序电路的自启动问题实验仪器与器件(1)实验仪器：数字实验箱、示波器 实验器件：自定。实验内容任务1(1)(3),任务2(1)(3)。1由D触发器构成4位环形计数器(用预置初态法实现自启动)2由D触发器构成4位扭环形计数器(用自启动设计法实现自

24、启动)四、思考题时序电路自启动的作用是什么？是否可以用人工预置的方法代替自启动功能？ 五、实验原理1 由D触发器构成3位环形计数器(1) 原理图图1由D触发器构成的3位环形计数器原理(2)状态转换表根据D触发器特性方程:Qn+1二 D1 = Q3nQn+1二 D2= QnQ叫 D3= Q2n3进制计数器 进制数=触发 器个数CPQQQ0100101020013100状态转换表2 n Q3 n000111100XXX100XXX0011010XXXXXXXXXQn+1的卡诺图-一 '' '''02 n Q3 nh000111100X (0)0X (0)01

25、1X (1)X (1)X (1)亠n _ nQ、2 Q300011110 - ,0X (0)0.X (1)1 j10X (0)X (1)X (1)Qn+1的卡诺图状态转换图100 010011 101Q1 Q2 Q3001110图2 (a)有效循环图2 (b)无效循环(3)状态转换图2自启动设计 Qn+1 Q2n+1 Q3n+1(1)电路次态Qn+1 Q2n+1 Q3n+1的卡诺图000 111图2 (c)死循环(2)无效状态进入有效循环状态的入口设计 为使电路最简，仍设：Qn+1=D2 = Qn-画圈，确定取1的任意项。Q1 =D3= C2° 画圈，确定取1的任意项。一 '

26、 '-Q,、2 n Q3 n Qn000111100-X (1) 00 -100 .X (0)010011010X (0)10X (0)11X (0)11按自启动确定Q*1函数n+1n n n nQi= Qi Q2 = Qi +Q2 =Di3 由D触发器构成3位扭环形计数器逻辑图CP图3由D触发器构成的3位扭环形计数器原理图状态转换图状态转换图000 t100 t 110 t111001 011图4 (b)无效循环图4 (a)有效循环进制数=2X触发器个数=6(3)用预置初态法实现自启动2.10集成计数器及应用、实验目的(1) 掌握MSI计数器的逻辑功能及应用。(2) 熟悉用MSI计数

27、器获得任意进制计数器的方法。、实验仪器与器件(1) 实验仪器：数字实验箱。(2) 实验器件：74LS161(或74LS160)两片，门电路、译码器、发光二极管、 电阻假设干。三、实验内容任务141. 测试74LS161(或 74LS160)的逻辑功能2测试计数器的进制数3. 设计一个20制计数器，两片之间为10进制关系4. 设计一个彩灯循环闪烁控制电路四、思考题：、(1)从功能、动作特点上说明控制端RD、LD有何差异？ 画出用2片同步十进制计数器74LS160实现60进制计数的逻辑图，2 片之间要求为十进制关系。五、实验原理1. 74LS161(或 74LS160)逻辑符号的意义及逻辑功能CP

28、RDLdEP ET工作状态X0XX X置零T10X X置数T111 1计数X110 1保持X11X 0保持(但 C=0)功能表工作方式控制端ETEPCP 计数时钟计数值输出 进位输出Q3 Q2 Qi Q° CLd同步置数端>74LS1613RD异步复位端3D2DIDDD数据输入端图1逻辑符号1图3 (b)快速自启动置数法图2状态转换图图3 (a) 5进制计数器(置数法)进位连接计满值为9计满值为2*低位片十进制*高位片三进制提示：单步测试时，CP单脉冲由单脉冲开关提供。数据开关具有抖动性。2用MSI计数器获得任意进制计数器实例1: 74LS160- 5进制计数器(1) 状态转换

29、图(2) 构成实例2: 2X 74LS16130进制计数器，两片间为10进制关系：(1)构成原理30= 10X 3个位十进制十位三进制2片计满值=9X 1+ 2X 10= 29,逢30回零，二30进制(2)构成图4(a)30进制计数器(串行进位)图4(b)并行进位图4(c)整体置0数3 彩灯循环闪烁控制电路的设计2位二进制计数器的4个二进制输 出代码作为2线一一4线译码器的输入 地址码，通过译码器的译码对应选中译 码器的对应4路输出的某路，使之为低 电平，对应灯亮。2线4线译码器1Hz化4进制计数器+5V图5彩灯循环闪烁控制电路101 100图1 (b)状态转换图50 00051 00152

30、010S5101图1 (a)状态编码2.12时序电路的设计、实验目的(1) 掌握时序电路的设计方法。(2) 提高分析、动手解决实际逻辑问题的能力、实验仪器与器件(1) 实验仪器：数字实验箱(2) 实验器件：自定。三、实验内容任务1、2。1 设计并安装一个广告灯控制电路。该电路的三个灯在CP脉冲作用下亮、暗的时序按000010101 111-000循环。2 设计并安装一位计数译码显示器。要求任选一种MSI计数器构成一位8421BCD码10进制计数器，计数值通过 MSI译码/驱动器，在共阳极数码管上显 示。四、实验原理1 设计一个6进制加法计数器的步骤：(1) 6状态的编码及状态转换图设计(2)次

31、态Q3n+1 Q2n+1 Qin+1卡诺图与最简状态方程'“ -Qi nQn、一、0001111000010101000111101000XXXXXXn+1n nn nQ3= Q3 Qi + Q2 QiQ2n+1 = Q3n Q2n Qin + Q2n QinQin+1 = Qin(3) 触发器的驱动方程 假设选D触发器，那么Q3n+1 = Q3n Qin + Q2n Qin= D3Q2n+1 二 Q3n Q2n Qin + Q2n Qin= D2Qin+i = Qin= Di(4) 自启动检查110111100进入有效循环3 一位计数译码显示器原理框图8DBB-七段译庐驱动器Ya Y

32、g=>421码10图2 一位译码显示器框图2.14 555定时器及其应用、实验目的(1) 掌握555定时器的逻辑功能。熟悉555定时器的应用、实验仪器与器件(1) 实验仪器：数字实验箱(2) 实验器件：自定。、实验内容任务141 闪光灯电路2 报警电路的设计3. “嘀-嘀声响器的设计4“嘀嘟声响器的设计5.烟雾监测报警器其功能是：当空气中的烟雾浓度超过设定值时， 报警器灯光闪烁，并发出报 警声。图2为气体取样电路。虚框内元件为半 导体烟雾传感器，5V为元件灯丝的加热电 压，Rx为元件体电阻。当空气中的烟雾浓度 升高时，烟雾传感器的体电阻下降，取样电 路的输出电压增大。实验时取样电路的输出

33、 电压可用电位器提供。要求设计电路方案，画出电路框图和原 理图，并实验验证。四、思考题：(1)(1)对于“嘀一嘀声响器，问声音的节奏快慢是如何调节的？而音调的高低又是如何控制的？五、实验原理1.555定时器的工作原理及功能表放电端阈值输入端触发输入端DISCRDTHOUTTRVco复位端(低电平有效)控制端图1电路框图功能表输入输出复位RD阈值端TH触发端TR输出端OUTTd状态0XX低导通> (2/3 ) VCc> (1/3 ) VCc低导通1< (2/3 ) VCc> (1/3 ) VCc不变不变< (2/3 ) VCc< (1/3 ) VCc高截止2.

34、 555定时器构成振荡器(1)构成施密特触发器DISC RdViTH OUTTRVcovovivc Vtvi0 Vt -Vt+图2 (c)电压传输特性曲线图2 (a)施密特触发器图2 (b)逻辑符号VT+= (2/3 ) VCc, VT- = (1/3 ) VCc,(2) 施密特触发器-振荡器vcvo图3 (b)多谐振荡器波形图图3 (a)多谐振荡器(3) 利用DISC端作输出放电管为集电极开路结构(OC,外接电阻使VO = DISC振荡周期的公式T 0.7 ( R+2R) C图3 (c) DISC端作输出3 间隙声响器(1)复位端的作用RD为复位端，当RD=0时，RD输出为0,电路停振;当R

35、d =1时，电路工作，输出振荡波形电路框图V02图4 间隙声响器框图4. 两音声响器(1)控制端的作用假设Vco外接电压，那么 Vt+= Vco , V = ( 1/2 ) VCo回差 Vt= ( 1/2 ) Vco(2) 电路框图Vcot - V- T- tT- f J,发低音;图3 (b)多谐振荡器波形图VcoJ V- J T J f T,发咼音低频振荡器VoiVco* 高频振荡器 15.滞回比拟器用单电源5V供电V co对应气体浓度的检测电压Uo(V)3.70.3 *Ui (V)不叫R1R2UOUI 二 UREFR1 R2 R1 R2滞回比拟器取 Uoh = 5V, Uol = 0VUR

36、EF=1.67V, R1/R2=1/5，用电位器调节UIR1 R2R2)URE弋U0V 02高音彳氐音高音彳氐音图5 两音声响器框图Up Un单限比拟器假设取 Uoh = 3.7V , Uol= 0.3V, UREF=1.614V, R1/R2=1/3.4。3.1数字电路逻辑功能的测试一、实验目的(1) 掌握Multisim 2001仿真软件的根本操作及仿真仪器的使用方法。(2) 掌握数字电路逻辑功能的仿真测试方法。二、实验内容任务171. 测试与非门74LS00N的逻辑功能2. 用字信号发生器测试与门74LS11N的逻辑功能3. 用示波器观察反相器74LS04N的波形4用逻辑分析仪观察异或门

37、74LS86N的波形5. 测试D触发器74LS74N的逻辑功能6. 测试JK触发器74LS73N的波形7. 用逻辑分析仪观察触发器的波形三、思考题：(1)、(2)、(3)。(1)观察RC充放电波形，问应采用什么仪器？画出一个测量2输入或非门逻辑功能的测试图。(3) 画出一个测量触发器 CP、Q波形的测试图。四、实验原理1 .绘图考前须知(1) 集成电路输入端悬空等效低电平。不要悬空，根据要求接入电平；(2) 没用的元器件删去，且元器件不应有悬空端。(3) 电路的仿真方式有真实与理想两种。真实仿真必需放置电源图标和 数字地图标'，理想仿真没有此要求。(4) 元件布局适当稀疏，且就近设置电

38、源或地。2. 仿真过程中常见的问题(1) 开关：电源接通后假设开关失灵，可通过点击2次暂停/继续开关解决；(2) 仿真失败，假设提示“ Time step too small，可选择 Simulate'Default Instrument Settings'Maximum time step,修改时间步长。假设提示器件或节点 连线有误，可显示节点并检查。3.2加法器、实验目的(1) 熟悉加法器的逻辑功能及测试方法。(2) 掌握多位加法器的构成及应用。、实验内容任务161. 半加器的设计2. 测试全加器的逻辑功能3. 用4位加法器实现代码的转换4. 用4位加法器实现4位数的减法运

39、算5. 用4位减法器实现4位数的大小比拟6. 4位二进制加、减运算电路的设计四、思考题在任务3中，欲将余3码转换为8421码，如何实现？画出电原理框图。五、实验原理1一位全加器的逻辑符号图1全加器逻辑符号si图24位二进制串行加法器3U盂523S3ESJ 寿agESCINBO ADB2 A22. 4位二进制串行加法器CS3 S2 0 S0CINA3 A2 A1AoB3 B2B1Bo丫 丫 f r【°A B C D图3代码转换电路3. 用4位加法器实现代码转换(1) 代码转换的原理余 3 码=8421BCD 码+ 3(2) 电路框图4. 用4位加法器实现4位数的减法运算(1) 4位减法

40、器原理设被减数A3A2A1A0?减数B3B2B1B0, 那么差值 D3D2DlDo= A3A2A1A0 B3B2B1B0 A3A2A1Ao+( B3B2B1B0)1=A3A2AlAo+( B3B2B1B0)反码+ 15用4位减法器实现4位数的大小比拟(1) 4位数比拟的真值表(2)电路框图输入数据状态减法器输出比拟器输出D3D2D1DOBYa=bY A >BYa v bA3A2A1 Ao B3B2B1BOooooO1OOA 3A2A1 Ao > B3B2B1Bo工oOO1OA 3A2A1 Ao V B3B2B1Bo工o1oO1(2)输出函数表达式选择最正确方案使电路最简。提示：比拟

41、器函数式的表达有多种形式，可以表述为是减法器的输出变 量的函数；也可以将比拟器的某个输出变量作为其它输出变量的函数；选用不同的器件，可以使电路图更为简单。进位输出CXB3 B2 B1 Bo6. 4位二进制加、减运算电路的设计 要求当控制信号X 1时，实现减法运算；当X 0时， 实现加法运算。方案讨论：图5加/减法运算原理框图 加法：S 3S2S1So= A3A2A1A0+B3B2B1B0减法：D3D2D1Do= A3A2A1Ao+( B3B2B1Bo)+ 1控制电路可用异或门实现。3.3计数器及译码显示、实验目的(1) 掌握常用计数器的组成、特点及逻辑功能(2) 熟悉MSI显示译码/驱动器的应

42、用。、实验内容任务 1、2、4、51. 3位异步二进制减法计数器的设计2. 3位异步二进制加减计数器的设计4. 用CMO器件实现异步十进制加法计数器5. 译码/驱动器及显示器的应用 三、思考题：、(2)(1)由边沿JK触发器组成的M进制计数器， 其进位或借位信号应在第几个时钟作用下起作用？(2)在任务4、5中，假设希望通电后显示自动回零，如何实现？画出相关部 分的原理图。四、实验原理1. 异步二进制加法计数器CP图14位异步二进制加法计数器原理图(1)异步：各触发器CP到来不同时，翻转时间异步(2) 加法规那么：每个Ci最低位必翻一 T ''低位，无进位一高位不翻；低位，有进位

43、，作为高位Ci高位 T '翻转。(3) 计数值：4位计数值以二进制累咼 最低位00来一个CP +101来一个 CP +、 1102 .异步二进制减法计数器减法规那么：每个Ci最低位必翻一 T ''低位，无借位一高位不翻；低位，有借位，作为高位Ci 高位T '翻转。来一个CP f -来一个CP f -咼 最低位i iii 、0i"0i3. 异步二进制加减计数器假设用T'触发器，控制CP的有效性: 最低位f CPX= 0,加法：CP = QiX = 1，减法：CP = Qi CPi = X Qi-i + XQi -1 =X® Qi4 .译

44、码/驱动器及显示BCD-七段译码/驱动器45ii将代表十进制数字的842iBCD代码译成数码管显示该数字所需的 7个高电平驱动信号的CMO器件锁存信号， 高电平锁存DdDcDbDa图3译码/驱动器及显示实验图如：输入DDcDBD= 000i f QB=QC=i其余七段译码输出二0,显示“ i3.4 CMOS门电路在波形产生与整形中的应用、实验目的(1)熟悉用CMO门电路构成脉冲波形的产生与整形电路。(1)掌握脉冲波形产生与整形电路的仿真技术。、实验内容任务1、2。1 非对称式多谐振荡器(1)设计一个振荡频率约1kHz,幅值为4V的非对称式多谐振荡器。估 算元件参数。(4) 修改电路，使之成为可

45、控振荡器，即 K= 1时起振；K= 0时停振。2. 微分型单稳态触发器(1)设计一个整形电路，输入为频率为 500HZ、幅值为4V的方波信号, 要求输出电压的脉宽为0.1ms，幅值约4V。二、思考题在真实实验时，CMOST电路的多余输入端应如何处理？假设任其悬空，会造成什么后果？ 四、实验原理1 非对称式多谐振荡器 1rI1U011-|RN k-1Rw1UIRf图1非对称式多谐振荡器限流电阻/C静态(见图2) 反相器于放大区，由Rf保证电路起振见图3波形ui T 如噪音引起f uoiuo Tu i T <VO1振荡见图3波形T 2.2R fCVO正反应信号逐渐放大f uo TT = VO

46、htw 0.7RCCdV dd图4微分型单稳态触发器原理图ViViV01VRVo图3工作波形注意：仿真时环境为理想，不会起振，需设置初始条件，如电容上加有电压, 或输入端用开关参加小尖峰脉冲。2 微分型单稳态触发器注意：Vi'必须为窄脉冲，可调小Rd、Cd的时间常数4.2用VHDL语言设计门电路及比拟器一、实验目的(1)掌握用MAX + plus n软件进行电路设计的文本输入设计法。熟悉用VHDL语言设计逻辑门的方法。(3)能够利用波形图分析电路功能。二、实验设备及主要器件(1)实验仪器：数字实验箱、微机、编程软件及下载板。 实验器件：在系统可编程器件EPM7128SLC84 -15。

47、三、实验内容任务131. 用VHDL语言设计与门：要求动态仿真，并记录输入、输出波形。2. 用VHDL语言设计3输入与非门：要求动态仿真，并记录输入、输出波形。3 .用VHDL语言设计一个一位比拟器qoq1q2图4.2.2 位比拟器的电路框图比拟器的电路框图如图 所示，真值表如表 所示。要 求动态仿真，记录输入、输出波形。设计无误后，将设计结果编程下载到 EPM7128SLC84 -5器件中，并实测验证EPM7128SLC84-15的逻辑功能。表4.2.2位比拟器的真值表a和b的比拟q0q1q2a= b100a>b010a<b001四、思考题(1) VHDL语言的根本特征是什么，一

48、个完整的VHDL程序有哪些根本组成局部？答: VHDL是一种用普通文本形式设计数字系统的硬件描述语言，通过描述数字系统的结构、行为、功能和接口，将一项工程设计工程(或称设计实体)分成内外两局部：外部端口信号的可视局部和端口信号之间逻辑关系的内部不可视局部。相比传统的电路设计方法， 用VHDL语言设计电路具有设计简单、阅读方便的特点。一个VHDL程序必须包括实体(ENTITY)和结构体(ARCHITECTURE),多数程序还要包 含库和程序包局部。五、实验原理CPLD一、可编程逻辑器件1.器件简介组合电路：与、或门与或式逻辑电路构成 Yt-时序电路：与、或门加触发器大量高至几百万个独立的与或门构

49、成的与阵列、或阵列、触发器、可配置的连线 t形成宏大的功能极强的单片CPLD大规模集成电路。根据所要求的特定功能，对器件进行编程，内部器件连线t特定功能的专用芯片。PLD优点：1.摒弃小中规模通用芯片构成的传统方法，所以复杂电路的规模减小。2.通用芯片有固定逻辑功能，构成的电路技术很难保护。专用芯片是电路 设计者自己制造出来的， 而且很容易设置保密位， 从而形成电路设计者自 己的知识产权。厂FPGA 现场可编程门阵列：有大量触发器，更易设计时序电路。编程数 据只需通过简单设备即可下载到芯片中，实现现场编程功能。PLD V分类.CPLD 复杂可编程逻辑器件：大量门电路，更易设计组合电路。编程数 据必需通过计算机下载到芯片中。在系统编程芯片，可在电 路板上直