多功能数字钟设计与仿真

1、1 绪论12 Proteus软件介绍23数字钟的原理框图44电路的设计54. 1主体电路的设计 54.1.1 秒脉冲电路的设计 54. 1. 2计时及状态转换功能的实现64 . 1 . 3译码与显示电路的设计84.1.4 校时电路的设计 104.1.5 主体电路图114. 2功能扩展电路的设计 124.2.1定时控制电路的设计124 . 2 . 2整点报时电路的设计154 . 3 整体电路的设计 175 整体电路的仿真196电路功能测试以及常见问题解决本法 206 . 1电路功能测试 206.2常见问题解决办法 207元件清单218心得体会229参考文献 23多功能数字钟的设计1 .绪论数字钟

2、是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更 高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且可以实现更多的功能， 如：定时控制、整点报时、闹钟、触摸报整点时数等，在现实生活中，各种数字钟已得到 了非常广泛的使用。数字钟的设计方法有许多种，例如，可用中小规模集成电路组成数字钟, 也还可以利用单片机来实现数字钟等。这些方法都各有其特点，其中利用中小规模集成电 路组建数字钟，原理简单，但由于集成电路集成度有限，对于需要实现较多功能的电路设 计比较复杂，对于制作者焊接和布线有较高的要求。 用单片机实现的电子钟具有结构简单, 并便于功能的扩展，但需要涉及到汇编以及 C

3、语言编写程序，对设计者有较高的要求。本 次设计为用中小规模集成电路组成数字钟。2 .Proteus软件介绍Proteus软件是一种低投资的电子设计自动化软件,提供可仿真数字和模拟、交流和直流等数千种元器件和多达30多个元件库。Proteus软件提供多种现实存在的虚拟仪器仪表。 此外，Proteus还提供图形显示功能，可以将线路上变化的信号，以图形的方式实时地显示 出来。这些虚拟仪器仪表具有理想的参数指标，例如极高的输入阻抗、极低的输出阻抗， 尽可能减少仪器对测量结果的影响，Proteus软件提供丰富的测试信号用于电路的测试。这 些测试信号包括模拟信号和数字信号。提供Schematic Draw

4、ing、SPICE仿真与PCB设计功能，同时可以仿真单片机和周边设备，可以仿真 51系列、AVR、PIC等常用的MCU, 并提供周边设备的仿真，例如373、led、示波器等。Proteus提供了大量的元件库，有RAM、 ROM、键盘、马达、LED、LCD、AD/DA、部分SPI器件、部分IIC器件，编译方面支持 Keil和MPLAB等编译器。一台计算机、一套电子仿真软件，在加上一本虚拟实验教程， 就可相当于一个设备先进的实验室。以虚代实、以软代硬，就建立一个完善的虚拟实验室。在计算机上学习电工基础，模拟电路、数字电路、单片机应用系统等课程，并进行电路设 计、仿真、调试等。1)proteus的工

5、作过程运行proteus的ISIS程序后，进入该仿真软件的主界面。在工作前，要设置 view菜单 下的捕捉对齐和system下的颜色、图形界面大小等项目。通过工具栏中的p(从库中选择元 件命令)命令，在pick devices窗口中选择电路所需的元件，放置元件并调整其相对位置， 元件参数设置，元器件间连线，编写程序；在source菜单的De巾necode generation tools菜单命令下，选择程序编译的工具、路径、扩展名等项目；在source菜单的 Add/removesource files命令下，加入单片机硬件电路的对应程序；通过 debug菜单的相应 命令仿真程序和电路的运行情

6、况。2)Proteus软件所提供的元件资源Proteus软件所提供了 30多个元件库，数千种元件。元件 涉及到数字和模拟、交流和直流等。3)Proteus软件所提供的仪表资源对于一个仿真软件或实验室，测试的仪器仪表的数量、类型和质量，是衡量实验室是 否合格的一个关键因素。在Proteus软件包中，不存在同类仪表使用数量的问题。Proteus还 提供了一个图形显示功能，可以将线路上变化的信号，以图形的方式实时地显示出来，其 作用与示波器相似但功能更多。4）Proteus软件所提供的调试手段Proteus提供了比较丰富的测试信号用于电路的测试。这些测试信号包括模拟信号和数 字信号。对于单片机硬件电

7、路和软件的调试， Proteus提供了两种方法：一种是系统总体执 行效果，一种是对软件的分步调试以看具体的执行情况。对于总体执行效果的调试方法，只需要执行debug菜单下的execute菜单项或F12快捷键启动执行，用 debug菜单下的 pause animation菜单项或 pause键暂停系统的运行；或用 debug菜单下的stop animation菜单项或shift-break组合键停止系统的运行。其运行方式也 可以选择工具栏中的相应工具进行。对于软件的分步调试，应先执行debug菜单下的start/restart debuggin球单项命令，此时可 以选择stepover、step

8、 into和step out命令执行程序（可以用快捷键F10、F11和ctrl+F11）, 执行的效果是单句执行、进入子程序执行和跳出子程序执行。在执行了 start / restart debugin施令后，在debug菜单的下面要出现仿真中所涉及到的软件列表和单 片机的系统资源等，可供调试时分析和查看。3 .数字钟的原理框图根据设计要求，可建立数字钟系统组成框图，如图 3-1所示，数字中电路系统由主体 电路和扩展电路两大部分组成，其中，主体电路完成数字钟的基本计数功能，扩展电路完 成数字钟的定时、整点报时扩展功能。图3-1数字钟原理框图该系统的工作原理是：用振荡器产生的高脉冲信号作为数字钟

9、的秒脉冲发生器，秒脉 冲接入秒计数器，秒计数器计满 60后向分计数器个位进位，分计数器计满 60后向小时计 数器个位进位并且小时计数器按照“ 24翻1”的规律计数。计数器的输出经译码器送显示 器。计时与实际时间出现误差时电路可以进行校时、校分。扩展电路的整点报时和闹钟功 能必须在主体电路正常运行的情况下才能实现。4 .电路的设计4.1 主体电路的设计主体电路是由功能部件和单元电路组成的，在设计这些电路和选择元器件时，尽量选 用同类型的元器件，考虑到 CMOS集成电路的承受能力，最好选用 TTL集成芯片，整个 电路选用芯片应尽可能的少。下面介绍各功能部件与单元电路的设计。4.1.1 秒脉冲电路的

10、设计数字电路中秒脉冲发生器是由振荡器产生的，振荡器是数字钟的核心，振荡器的稳定 度及频率的精度决定了数字钟计时的准确程度。一般电路中振荡器可由石英晶体振荡器或 者555振荡器构成，下面将分别介绍这两种振荡器。1)石英晶体振荡器如图4-1所示，振荡器可由以下石英晶体振荡器构成，石英晶体振荡器震荡频率有石 英晶体的频率决定，石英晶体振荡器具有振荡频率精确度图的特点，但由于其起振是由外 界干扰产生的，仿真为理想条件，故仿真中无输出波形，得到波形后，还需再分频已得到 所需频率波形。图4-1石英晶体振荡器图4-2555振荡器2) 555振荡器如图4-2所示，振荡器由555与R、C组成的多些振荡器，由55

11、5多些振荡器振荡频1.43杪脉冲城也麻冲X嘀八率公式f=-可得将C2、R9、R10、Rp取适当的值即可得到频率为1Hz的秒(R+Rp+2R0)C脉冲。且Rp具有微调电路工作频率的功能，本电路可产生比较精确的脉冲。本次设计采用555振荡器构成秒脉冲发生器。1.1.2 时分秒计数器的设计数字钟的计数电路是用两个六十进制计数电路和 24进制计数电路实现的。数字钟的 计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位 脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以60进制为例，当计数器从00, 01, 02,，59计数时，反馈门不起作用，只有当第 60个秒脉冲

12、到来时， 反馈信号随即将计数电路清零，实现模为 60的循环计数。下面将分别介绍60进制分秒计数器和24进制小时计数器。1) 60进制计数器，电路图如图4-3所示图4-3 60进制计数器电路由两片74LS90和一个与门构成，分别为60进制计数器的十位和个位，十位为六 进制，个位为十进制，两者级联构成 60进制计数器。当计数器达到59时，在下一个秒脉 冲作用下实现反馈清零，电路重新开始下一轮计数。下面对74LS90集成电路加以说明。74LS90是二一五一十进制计数器，它有两个时钟输入端CPA和CPB。其中，CPA和Q0组成一位二进制计数器；CPB和Q3Q2Q1组成五进制计数器；若将Q0与CPB相连

13、接，时 钟脉冲从CPa输入，则构成了 8421BCD码十进制计数器。74LS90有两个清零端R0 (1)、 R0 (2),两个置9端R9 (1)和R9 (2),且均为高电平有效，本次设计即利用清零端实 现六进制。74LS90的管脚图如图4-4所示，其BCD码十进制计数时序如表4-5,二一五混 合进制计数时序如表4-6。口 L K r?口口 口口百空u c*e®e®口 口 E En: : u:肚图4-4 74LS90管脚图CPQd0cQeOa0000010)012031030114010050101601107011181J0091001表4-5 BCDK十进制计数时序CPs

14、Qs售Qd00000100012001030011401005100061001710108101191100表4-6二一五混合进制计数时序2) 24进制计数器用74Ls90设计24进制电路与60进制电路原理基本相同，只是把原来 60清零改为目前24清零即可，电路如图4-7所示图4-7 24进制电路工作原理与60进制计数部分基本相同，只是当计数器达到 23时，在下一个分进位脉冲作用下实现反馈清零，重新开始下一轮计数1.1.3 译码与显示电路的设计电路的工作原理：译码是编码的反过程，译码器是将输入的二进制代码翻译成相应的卜制输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、译

15、码器和BCEF7段译码器、显示模块用来显示计时模块输出的结果。电路中的主要元件及功能介绍:1）译码器74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”， 变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用 途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信 号等。译码器可以分为通用译码器和显示译码器两大类。在本电路中用的译码器是共阴极 译码器74LS48,用74LS48把输入的8421BCM ABCD?成七段输出a-g ,再由七段数码管显示相应的数。74LS48的管脚图如图4-9。在管脚图中，管脚 L

16、T、RBI、BI/RBO都是低电平是起作用，作用分别为:LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBCS为灭零输出端，可以配合灭零输出端 RBI,在多位十进制数表示时，把多余零位熄灭掉,以提高视图的清晰度。也可用共阴译码器 74LS248, CD45114537126BI/RBORBILT AB CDa bc d74LS4131211109_1514图4-9 74LS48管脚图SM421050N勺管脚功能图(2)显示器 SM421050N在此电路图中所用的显示器是

17、共阴极形式，阴极必须接地。DPYa如图4-10所示23456LEDgnDPY_7-SEG图 4-10 SM421050N 管脚图1.1.4 校时电路的设计校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应 具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计 中只进行分和小时的校时。校时电路如图 4-11所示。校时电路工作原理：设计要求电路校时时，应不影响原电路正常工作。当单刀双掷开 关SW1拨至上端时，SR触发器输出为“ 0”，与非门U16: A和U16: B被截止，按钮开 关1和按钮开关2产生的脉冲电平被屏蔽，此时电路能正常工作，且校时功能

18、不起作用， 此功能可用来防止因错误操作而导致时钟出错。当SW1拨至下端时，SR触发器输出为“1与非门U16: A和U16: B打开，在无按钮开关1和按钮开关2产生的脉冲电平时，非门 U16: A和U16: B输出“0”，此时电路正常工作，在按钮开关 1或按钮开关2按下并松 开瞬间，U16: A和U16: B输出“1”，经过异或门之后，即可产生脉冲，即实现了电路 的校时功能，且不影响电路正常工作。按钮开关1和按钮开关2分别控制时校时和分校时。1.1.5 主体电路图主体电路图如图4-12所示mFH*44Q 3上刊N U料 bilSMDHm : ew&OJ-叽EDESliJLdunM r-

19、k¥ D ML 必始fflwri M a wb - o css.t It >± Ieb 6 0 nss三同*gnEDmLDnaBEr-n图4-12主体电路图4.2 功能扩展电路的设计4.2.1 定时控制电路的设计设计要求：电路具有显示闹钟定时时间功能，当电路到达设定的时刻时发出闹钟信号 持续时间为一分钟，一分钟过后，闹钟停止，数字钟继续记时。且具有电路止闹功能，即 闹钟时可以使闹钟停止，也可提前将停止闹钟功能，使电路不再闹时。设计思路：定时电路的控制应由三部分组成，一部分由计数器在外界人工操作下设置 闹钟时刻，一部分由锁存电路构成，锁存计数器设置的时刻，第三部分由比较

20、报时电路构 成，由设计要求可知，当比较器输入的闹钟的时分与数字钟基本电路的时分时刻相同时比 较发出闹钟信号，驱动蜂鸣器或发光二极管发出声或光闹钟信号1）闹钟时刻设置部分闹钟部分电路图如图4-13所示LM7胃 riL=iEn - N rilJ ii= T&<It图4-13闹钟时刻设置电路工作原理说明：闹钟时刻只有时和分，其工作原理与基本电路的校时电路完全相同 在单刀双掷开关拨至下面时，按钮开关分别控制时和分的定时时刻设置。2）锁存部分锁存部分电路如图4-14所示口#曰: : Zk &:口?J ：、|Z ZJjtj hr /j、O CJ O 0 Q 口 74-LS3T3口 L

21、NEiyi* 1C O O O G O OU35 ?+ISJ7 yTBCTo a o O' a a cY TECTa闹钟盹输入:_口 一 Chl E T W O I I W 7 a © o o o o a _74LSJ73 yTEXTa:小，a J.二：£宝闹钟分输入一分输入一, ,I-+ ,I-l-ll-l-i9l-R7.IDt n«.3ftSPDT .-eTFZTj-, 孑，tsa.' SW4 " , r I« i r图4-14锁存部分电路工作原理：锁存器74LS373为八输入锁存器当使能端 OE为“0”时且LE为“1”输出

22、Qn等于输入Dn,当OE为“1”时锁存器输出高阻态可以通过开关 SW4控制锁存器的片选功能，使显示器显示闹钟定时时刻或者数字钟正常时间。图中当开关拨至上端时，显 示正常时间，开关拨至下端时，显示器显示闹钟定时时刻。图 4-15和4-16分别为锁存器 74LS373的功能表和管脚图。OutputControlEnable GDOutputL L L HH HL XH LX XHL 优2图4-154LS373功能表图4-16 74LS373管脚图3）比较报时部分比较报时部分电路如图4-17所示U374LS35 ufEKfAcn m tnV IIo o oU4 74LS85 =TEKTag| . f

23、 L_l_ swi . SW-SP&T -11 <TE>CT> - - LST6EP个位输入CD B miCD h CM CO '= h CH EV IL A父 HHUCDBCOBH 款 aBBSu> e E 口 f d m V hi KkSPEAKERi PltXT>：LED-RED ,<TE>nr>,竦鼻芬干位就L 闹孙位输x图4-17比较报时部分电路如图4-17工作原理：分别把闹钟定时时刻和始终时刻输入两片比较器74LS85中当且仅当两片输入时和分相等时QA=B输出“1”，此时驱动扬声器发声，发光二极管发光。可持续一分 钟，

24、直到时钟秒进位，时钟分钟加 1。闹钟到时间时，断开开关，则闹钟停止，次开关可 以控制闹钟的断和开。图4-18和4-19分别为锁存器74LS373的管脚图和功能表。V% 用 电 用 % Bq 厢 Bq同同同同同同同日31口| 口| & &比 限B *A=& k汨0A=B °A<B GMD图4-1874LS373管脚图COMPARING INPUTSCASCADING INPUTSOUTPUTS月平均AI心小与LeLvB LA-BOa#b°AVB0a=bA户B?XXXXXXHLLXXXXXXLH/二Af%XXXXXHLLa3=b3A* BaXXXX

25、XLHLA3 = B3A产Al汨1XXXXHLLA广电的=电AiBiXXXXLHLa3-b3A尸也Af=B1AoA，XXXHLLA3-B3ABiAj<BqXXXLFLA广为A1=B1A。二 BqHLLHLLAm 二 B?A户BnAi=8dAq=8cIHLIHLa3=BjA 2=62Ai 二 BiAq=BqXXHLLH八口出八2二电Aj -BjAq=BdHHLLLLA3 =七二B?Ai=BjAj=BqLLLHHL图4-19 74LS373功能表4.2.2 整点报时电路的设计设计要求：要求电路具有整点报时功能，当时钟电路为 59分时，从50秒开始，每隔一秒钟响一次直到进位变为 00分。设计思

26、路：可利用一与门将时钟分 59为“1”的输出端与秒十位为5时为“1”的输出端与时钟脉冲信号与在一起，当条件符合时，电路即可以报时，报时信号可以是声音报 时和光报时两种。整点报时电路如图4-20所示''时十意输出时余也输出一分十位拓出.分个假谕出D3 1U3-出3AJQkB.F rdB- LSIU1Fi zU4 ，4尔w r EJILirrtrrrMLU0 - m n U5u|-»rTEXn-0H公屋膻fl =(IFFFP秒脉冲输入图4-20整点报时电路工作原理：在秒脉冲作用下，电路开始正常计数。当计数达到59分50秒时，在秒脉冲作用下，与非门输入全为“ 1”此时与非门

27、输出“ 0”，经反相器后输出为“ 1”，高电平驱动扬声器发出声音，同时发光二极管开始发光，发出整点报时信号。由于接入秒脉冲信 号，扬声器发声和发光二极管的工作频率均为 1Hz,持续10秒钟后，停止整点报时。图中所用74LS30、74LS08、74LS04管脚图分另如图4-21、4-22、4-23所示。5GN口图4-21 74LS30管脚图cc14©匡GND图4-22 74LS08管脚图图4-23 74LS04管脚图4.3 整体电路的设计将以上主体电路和扩展电路经过适当的排列，组合连接为整体电路图，整体电路图如 图4-24所示图4-24整体电路图5 .整体电路的仿真用Proteus软件绘制好电路图，开始运行，经过多次调试和改装，电路终于能正常运 行，并实现设计要求所有功能。图 5-1为仿真运行过程中显示部分图。"阚阳院号"W+HB J_ 1图5-1仿真运行过程中显示图6 .电路功能测试以及常见问题解决本法6.1 电路功能测试按照设计要求，逐项测试电路功能1）数字钟计数功能测试：接通电源，在秒脉冲的作用下，电路开始计数，且时、分、 秒分别为24、60、60进制。计数功能符合设计要求。2）校时功能测试：在显示时钟时间时，按动时钟调时、时钟调分按钮开关时，时、 分均可以调节，且不按动时，计数电路能正常工作，校时功能符合设计要求。3）整