《数字电路第六章》ppt课件

1、2022-5-3第六章 时序逻辑电路1一、寄存器 1.寄存单元（一位数码寄存器） (1)双拍接收的寄存单元(2)单拍接收的寄存单元2. MSI寄存器74175 6.4 寄存器和移存器 2022-5-3第六章 时序逻辑电路2二、移位寄存器 1.概述 (1)功能 (2)分类 (1) 74194（双向） (2) 74195（右移） (3) 74165（右移） 2. MSI移位寄存器 2022-5-3第六章 时序逻辑电路36.4 寄存器和移存器 一、寄存器 1.寄存单元（一位数码寄存器） (1)双拍接收的寄存单元： 先清0，后存数 (2)单拍接收的寄存单元： 无须清0，直接存数 2022-5-3第六章

2、 时序逻辑电路4图6.4.1 寄存单元 (a) 123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:17-Jan-2004Sheet of File:D :m y docum ents数 电 插 图 M yD esign.ddbD raw n B y:SR&SRDDD存数指令清“0”(c) 123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:17-Jan-2004Sheet of File:D :m y docum ents数 电 插 图 M yD esign.ddbD ra

3、w n B y:1DC 1D存数指令123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:29-M ar-2002Sheet of File:E :D esign E xplorer 99 SE L ibraryY angH engX inM yD esign.ddbD raw n B y:SR&DDSRDD存 数 指 令(b) 存数指令2022-5-3第六章 时序逻辑电路52. MSI寄存器74175 123456ABCD654321DCBATitleNumberRevisionSizeBDate:29-Mar-2002Sheet

4、 of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:11DDDD1230CPCR( a )C11DRC11DRC11DRC11DR2022-5-3第六章 时序逻辑电路6123456ABCD654321DCBATitleNumberRevisionSizeBDate:29-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:DQDDD0123QQQQQQQ0123012374175CRCP(

5、b)图6.4.2 4位MSI 寄存器74175 2022-5-3第六章 时序逻辑电路7表6.4.1 4位MSI 寄存器74175功能表 保 持Q3Q2Q1Q001并行输入d3d2d1d0d3d2d1d01异步清“0”00000Q3Q2Q1Q0D3D2D1D0CPCR功 能输 出输 入nnnnn+1 n+1 n+1n+12022-5-3第六章 时序逻辑电路8(1)功能 ：暂存数码、移位数码 二、移位寄存器 1.概述 (2)分类 根据移位方向 单向双向 根据输入、输出方式 串入串出 串入并出 并入串出 并入并出 2022-5-3第六章 时序逻辑电路9结构特点： D0 = D外；Di+1 = Qi，

6、i=0,1,2, ,n-2图6.4.3 4位串入并出左移移存器 例 6.4.1 4位串入并出左移移存器。 123456ABCD654321DCBATitleNumberRevisionSizeBDate:29-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:左移串行CP 移存脉冲1DC11DC11DC11DC1QQQQ0123输入端CP 移存脉冲左移串行输入端10112022-5-3第六章 时序逻辑电路10CPQ3Q2Q1Q00 1 12 103 10141011表6.4.2

7、 图6.4.3电路的工作状态转移表 2022-5-3第六章 时序逻辑电路11例 6.4.2 4位并入串出左移移存器。 图6.4.4 4位并入串出左移移存器 123456ABCD654321DCBATitleNumberRevisionSizeBDate:29-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1DC1R1DC1R1DC1R1DC1R&D串行输出QCPR工作模式控制端D30123DDDQ2Q1Q01M工作模式控制端串行输出2022-5-3第六章 时序逻辑电

8、路12 CP= MQ0n+1D0 CP= Q1n+1Q0nMD1并入条件：移存器先清0，使M=1 CP= Q2n+1Q1nMD2 CP= Q3n+1Q2nMD3串出条件：使M=02022-5-3第六章 时序逻辑电路13123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:29-M ar-2002Sheet of File:E :D esign E xplorer 99 SE L ibraryY angH engX inM yD esign.ddbD raw n B y:异 步 清 “0”时 钟右 移 输 入工 作 模 式 控 制左 移 输

9、入并 行 输 出并 行 输 入( c )简 化 符 号CRCPDDDDDD0MMQQQQSR123SL013210741942. MSI移位寄存器 (1) 74194（双向） 逻辑图 图6.4.5 74194 ( c )简化符号工作模式控制左移输入并 行 输 入异步清“0”时钟右移输入并 行 输 出2022-5-3第六章 时序逻辑电路14功能表 0010111101左移左移0001111011右移右移00101保持保持d3d2d1d0d3d2d1d0111并入并入00000清除清除D3D2D1D0DSLDSRCPM1M0CR功能功能Q0nQ1nQ2nQ3nQ0n+1Q1n+1Q2n+1Q3n+

10、1Q0nQ1nQ2nQ0nQ1nQ1nQ1nQ2nQ2nQ2nQ3nQ3n表6.4.3 74194的功能表2022-5-3第六章 时序逻辑电路15应用举例 123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:CRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CPMMDDCRSRSL01(1

11、)(2)图6.4.6 两片74194构成8位双向移存器 a. 74194的扩展 2022-5-3第六章 时序逻辑电路16123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:串入0D0Q1Q2Q3Q4Q5Q6Q7QCRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CP1DRSL(1)(2)D

12、1D2D3D4D5D6D011串入b.实现数据传输方式转换 串行并行 图6.4.7 7位串入并出转换电路0000000并行数据输出端 0作为标志码2022-5-3第六章 时序逻辑电路17清0工作过程： 置数右移读取M0M1=11 M0M1=10 M0M1=11 读取电路： 2022-5-3第六章 时序逻辑电路18准备送数110CP7准备右移0110CP6准备右移01110CP5准备右移011110CP4准备右移0111110CP3准备右移01111110CP2准备右移011111110CP1准备送数1100000000清0下一操作Q0Q1Q2Q3Q4Q5Q6Q7M0M1D0D0D0D0D0D0

13、D0D1D1D1D1D1D1D2D3D2D2D2D2D3D3D3D4D4D4D5D5D6表6.4.4 7位串入并出转换电路的状态转移表2022-5-3第六章 时序逻辑电路19123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:0DCRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CP1(1

14、)(2)1D2D3D4D5D6D0启动串行输出11&串行输出启动并行串行 图6.4.8 7位并入串出转换电路00000000作为标志码2022-5-3第六章 时序逻辑电路20启动工作过程： 置数右移M0M1=10 M0M1=11 结束M0M1=11 2022-5-3第六章 时序逻辑电路21表6.4.5 7位并入串出转换电路的状态转移表 Q3 Q2 Q1Q0Q3Q2Q1Q0准备并入准备并入1 10111111CP7准备右移准备右移1 0011111CP6准备右移准备右移1 001111CP5准备右移准备右移1 00111CP4准备右移准备右移1 0011CP3准备右移准备右移1 001C

15、P2准备右移准备右移1 00CP1准备并入准备并入1 1启动启动下一操作下一操作M0 M1D0D4D2D3D5D1D6D0D4D2D3D5D1D0D4D2D3D1D0D2D3D1D0D2D1D0D1D02022-5-3第六章 时序逻辑电路22(2) 74195（右移） J、K：双端串行数据输入端 S / L( Shift/Load )：移位/置数功能控制端 123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDes

16、ign.ddbDrawn By:S / LCPD0Q074195CRD1D2D3Q1Q2Q3JKQ3图6.4.9 74195的简化逻辑符号2022-5-3第六章 时序逻辑电路23表6.4.6 74195的功能表异步清除异步清除并并 入入D3D2D1D0101111110111101串入、右移串入、右移0100100000功功 能能CPCRKJS/LQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ0nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0n+1 由 J、K 和 Q0n 决定 2022-5-3第六章 时序逻辑电路24(3) 74165（右移） 123456AB

17、CD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:CLK7S/LDCLKINHIBIT6DDQ5D4D3D2D1SRDD741650ddd7d0d1d2d3d4756图6.4.10 74165的简化逻辑符号2022-5-3第六章 时序逻辑电路25表6.4.7 74165的功能表保保 持持11右右 移移0001右右 移移1101保保 持持001异异 步步置置 数数d7d6d5d4d3d2d1d0d0d70D0D7DSRCLKCLKINHIBITS / L外外部部内内 部部并并 入入串串入入时时钟钟时钟时钟禁止禁止移位移位/置数置数功功 能能输输 出出输输 入入Q5n+1Q0n+1Q1n+1Q2n+1Q3n+1Q4n+1Q6n+1Q7n+1Q5nQ1nQ0nQ2nQ3nQ4nQ6nQ7nQ1nQ0nQ2nQ3nQ4nQ5nQ6nQ7nQ5nQ1nQ0nQ2nQ3nQ4nQ6nQ5nQ1nQ0nQ2nQ3nQ4nQ6n2022-5-3第六章 时序逻辑电路26作业题6.42022-5-3第六章 时序逻辑电