计算机学科专业基础综合组成原理-总线(二)

1、计算机学科专业基础综合组成原理 -总线（二）（总分：100.00，做题时间：90分钟）一、B单项选择题/B（总题数：23,分数：46.00）1. 总线周期的类型包括。« A.内存读周期/写周期« B.I/O读周期« C.I/O写周期«D.以上均是（分数：2.00）A.B.C.D. V解析：按照总线周期区分为内存读周期、内存写周期、I/O读周期、I/O写周期四种类型。2. 在串行通信中，根据数据传输方向不同可以分成三种方式，不包括的方式是。« A.单工* B.双工* C.半单工«D.半双工（分数：2.00 ）A.B.C. VD.解析：根

2、据数据传输方向不同，可以分为单工、半双工和全双工三种通信方式，不存在所谓的半单工方式。 单工通信是指数据单方向传送；半双工通信是指数据可以两个方向传送，但同一时刻只能一个方向传送； 全双工通信是指数据可以同时两个方向传送。3. 计算机要对声音信号进行处理时，必须将它们转换成数字声音信号。最基本的声音信号数字化方法是取样一量化法。若量化后的每个声音样本用2个字节表示，则量化分辨率是 。* A.1/2* B.1/1024* C.1/65536* D.1/131072（分数：2.00 ）A.B.C. VD.解析：量化后的每个声音样本用 2个字节（16位）表示，2X6=65536，其倒数就是量化分辨率

3、。模拟音频转 换成数字音频需要经过采样、量化和编码三个过程。其中量化是将每个采样点得到的幅度值用数字表示， 量化位数（又称采样精度）表示存放采样点幅度值的二进制位数，它决定了模拟信号数字化后的动态范围。 在相同的采样频率下，量化位数越大，则采样精度越高，声音的质量也越好，声音信息的存储量也相应越 大。4. 在系统总线中，地址总线的位数 。« A.与机器字长有关« B.与存储单元个数有关« C.与存储字长有关« D.与存储器带宽有关（分数：2.00 ）A.B. VC.D.解析：地址总线的位数与存储单元个数有关，地址总线的位数越多，可访问的存储单元个数就越多

4、。系统 总线按传送信息的不同可以细分为地址总线、数据总线和控制总线。地址总线由单方向的多根信号线组成，用于CPU向主存、外设传输地址信息；数据总线由双方向的多根信号线组成，CPU可以沿这些线从主存或外设读入数据，也可以沿这些线向主存或外设送出数据；控制总线 上传输的是控制信息，包括 CPU送出的控制命令和主存（或外设）返回CPU的反馈信号。地址总线宽度决定 了 CPU可以访问的最大的物理地址空间，简单地说就是CPU到底能够使用多大容量的主存。例如，32位地址线可寻址的最大容量为 232=4096MB（4GB。5. 标准总线内部结构包含。* A.数据传送总线* B.仲裁总线* C.公用总线* D

5、.以上三项均是（分数：2.00 ）A.B.C.D. V解析：总线内部结构包括：数据传送总线、仲裁总线、中断和同步总线以及公用总线。6. 下列关于总线仲裁方式的说法中，不正确的是 。* A.独立请求方式总线控制逻辑复杂，但响应时间最快* B.计数器定时查询方式下，有一根总线请求线（BR）和一根设备地址线* C.分布式仲裁控制逻辑不需要中央仲裁器* D.链式查询方式对电路故障最敏感（分数：2.00 ）A.B. VC.D.解析：独立请求方式每个设备均有一对总线请求线和总线允许线，总线控制逻辑复杂，但响应速度快，故 选项A正确。计数器定时查询方式采用一组设备地址线，故选项B错误。链式查询方式对硬件电路

6、故障敏感，且优先级不能改变，故选项D正确。分布式仲裁方式不需要中央仲裁器，每个主模块都有自己的仲裁号和仲裁器，多个仲裁器竞争使用总线，故选项C正确。7. 下面关于PCI总线的叙述中，不正确的是 。« A.HOST总线不仅连接主存，还可以连接多个CPU« B.PCI总线体系中有三种桥，它们都是PCI设备C.以桥连接实现的PCI总线结构不允许多条总线并行工作« D.桥的作用可使所有的存取都按CPU的需要出现在总线上（分数：2.00 ）A.B.C. VD.解析：8. 下列关于总线的同步传输控制和异步传输控制的说法中，不正确的是。* A.同步传输控制是指通信双方使用同一个

7、时钟信号进行同步* B.总线时钟可以由CPU的总线控制逻辑部件提供* C.异步传输控制是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答 方式”解决数据传输过程中的时间配合关系* D.异步传输控制双方共同使用同一个时钟信号进行同步。（分数：2.00 ）A.B.C.D. V解析：同步传输控制是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步，这个时钟信号通 常可以由CPU的总线控制逻辑部件提供，称为总线时钟。异步传输控制是指在总线上传送数据时，允许通 信双方各自使用自己的时钟信号，采用“应答方式”解决数据传输过程中的时间配合关系。9. 系统中的地址总线的位数与 相关。

8、* A.机器字长* B.实际存储单元个数* C.存储字长* D.地址寄存器的位数（分数：2.00 ）A.B.C.D. V解析：地址总线的位数与最大存储单元个数相关，也与MAF的位数相关。地址总线的宽度决定了CPU可以访存的最大物理地址空间。地址总线的位数与实际存储单元个数是无关的，而MAR勺位数与其是相关的，一般这二者是相等的。10. 集中裁决方式包括。« A.链式查询方式« B.计数器查询方式« C.独立请求方式« D.以上三者均是（分数：2.00 ）A.B.C.D. V解析：链式查询方式、计数器查询方式、独立请求方式。11. 总线的一次信息传送过程大

9、致分为 阶段。I .请求总线总线仲裁 山.寻址（目的地址）W.信息传送 V.状态返回（错误报告）A. I.n.山.V、VB. n.山.IVC. I.山、W、VD. I.n、V（分数：2.00 ）A. VB.C.D.解析：总线的一次信息传送过程可以分为：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（错误报告）五个过程。12. 访问内存所得到信息经 传送到CPU* A.数据总线* B.地址总线* C.控制总线* D.总线控制器（分数：2.00 ）A. VB.C.D.解析：系统总线按传送内容的不同可分为地址总线、数据总线和控制总线。地址总线由单向多根信号线组 成，可用于CPU向主存、外设

10、传送地址信息；数据总线由双向的多根信号线组成，CPU可以沿着这些线从主存或外设读入数据，也可发送数据；控制总线上传输控制信息，包括控制命令和反馈信号等。访问内存所得到的信息是数据信息，通过数据线传送至CPU13. 接口的主要功能包括 。I 数据转换数据缓冲与时序配合山提供外部设备和接口的状态W.实现主机和外部设备之间的通信联络控制V.电平匹配和负载匹配« A.仅 U、山、W« B. I、U、山、W、V« C.仅山、W、V« D.仅 I、U、W、V（分数：2.00 ）A.B. VC.D.解析：数据转换：不同类型的数据必须经过转换过程才能被对方识别和接收。（

11、2）数据缓冲与时序配合：在接口电路中，一般设置几个数据缓）中寄存器，从而使接口具备一定的缓冲存储能力。（3）提供外部设备和接口的状态：在接口线路中设置设备和接口状态寄存器，CPU可以通过读取其内容了解外部设备和接口线路的工作状态，调整对外部设备及数据接口的指令。（4）实现主机和外部设备之间的通信联络控制：主要通信联络控制工作包括设备选择、操作时序的控制与协调、中断的请求与批准、主机命令与I/O设备状态的交换和传递。（5）电平匹配和负载匹配：总线信号电平通常是TTL兼容的，而外设的I/O信号有TTL电平和其他规格的电平。当电平不同时，需经过接口电路进行电平转换。14. 下面关于串行传输的叙述中，

12、不正确的是 。* A.串行总线的数据在数据线上按位进行传输* B.串行总线是一种信息传输信道。C.串行传输需要一组数据线，线路的成本高，适合于近距离的数据传输* D.串行传输方式可分为同步方式和异步方式两种。（分数：2.00 ）A.B.C. VD.解析：串行总线的数据在数据线上按位进行传输，因此只需要一根数据线，线路的成本低，适合于远距离 的数据传输。串行总线是一种信息传输信道。在信息传输通道中，携带数据信息的信号单元叫做码元，每 秒通过信道传输的码元数称为码元传输速率，简称波特率。串行传输方式可分为同步方式和异步方式两种。在异步传输方式中，每个字符要用一位起始位和若干停止位作为字符传输的开始

13、和结束标志，需占用一定 的时间。所以在进行数据块传送时，为了提高速度，一般把每个字符前后的附加位去掉，而将若干个字符作为一个数据块一起传送，在数据块的开始和结尾处用一个或若干个同步字符作标志。这种方式称为同步 串行传输方式。15. 下面关于并行传输的叙述中，不正确的是 。A. 并行总线的数据在数据线上同时有多位一起传送B. 并行传输每一位要有一根数据线，因此有多根数据线C. 衡量并行总线速度的指标是平均数据传输率，即总线上传输的平均信息量D. 为了减少线路的数量，可以将并行方式和串行方式结合起来（分数:2.00 )A.B.C. VD.解析：并行总线的数据在数据线上同时有多位一起传送，每一位要有

14、一根数据线，因此有多根数据线。并 行传输比串行传输速度要快得多，但需要更多的传输线。衡量并行总线速度的指标是最大数据传输率，即 单位时间内在总线上传输的最大信息量。为了减少线路的数量，可以将并行方式和串行方式结合起来。16. 某总线在一个总线周期中并行传送4字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz则总线带宽是 。A. 148MB/SB. 168MB/SC. 132MB/SD. 172MB/S（分数:2.00 )A.B.C. VD.解析：设总线带宽用 D表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：*17. 下面关于Futu

15、rebus总线的说法中，正确的是。A. Futurebus总线与结构、处理器、技术无关B. Futurebus总线基本上是一个异步数据定时协议C. Futurebus总线提供对容错和高可靠性系统的支持D. 以上三种（分数:2.00 )A.B.C.D. V解析：Futurebus是一个高性能的异步总线标准。其技术要求是：一个与结构、处理器、技术无关的开发标准。（2）基本上是一个异步数据定时协议。（3）允许采用可选的同步式协议，用来实现高速的块数据传送。（4）支持32位或64位寻址，数据线的长度动态可变 （32位、64位、128位、256位），以满足不 同带宽的要求。（5）全分布式的并行仲裁协议及

16、集中式仲裁协议，并支持线路交换式和分离业务协议。（6）提供对容错和高可靠性系统的支持。（7）提供对Cache共享存储器的支持。（8）提供一个兼容的消息传递定义。18. 异步传输方式是指没有统一的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的“握手信号”来实现定时控制。在下列各种情况中，最应采用异步传输方式的是 。A.I/O接口与打印机交换信息« B.CPU与主存交换信息« C.CPU和总线交换信息« D.CPU内部的各个部件（分数：2.00 ）A. VB.C.D.解析：I/O接口和打印机之间的速度差异较大，应采用异步传输方式来提高效率。异步定时方式能保证两

17、 个工作速度相差很大的部件或设备之间可靠地进行信息交换。19. 如果一个总线中并行传送 64位数据，总线频率为 66MHz则总线带宽是 。«A.1056MB/S* B.528MB/S«C.2112MB/S* D.4224MB/S（分数：2.00 ）A.B. VC.D.解析：64 位=8B，D=DXf=8BX66X10 6/s=528MB/s。20. 若时钟频率为120MHz传送一个32位字需要8个时钟周期，则该总线系统的数据传输速率是 * A.20MB/S* B.60MB/S« C.40MB/S* D.80MB/S（分数：2.00 ）A.B. VC.D.解析：总线

18、的最大数据传输率又称总线带宽，即每秒传输的字节数。总线带宽=总线宽度X总线频率。由于传送4字节的数据需要8个时钟周期，因此，总线带宽为4BX120MH右8=60MB/s21. 在32位总线系统中，若时钟频率为500MHz传送一个32位字需要5个时钟周期，则该总线系统的数据传送速率是。 A.200MB/S«B.400MB/S«C.600MB/S«D.800MB/S（分数：2.00 ）A.B. VC.D.解析：时钟频率为500MHz即每秒可以执行500M时钟周期，而数据的传送速率是32位/5个时钟周期，即1秒内有100M个数据传送过程，每一次传送32位（4B），因此，

19、总线系统的数据传送速率是400MB/S。22. CPU总线是一种 。« A.与 CPU直接相连的系统总线« B.时钟同步型输入/输岀总线C.高速串行总线* D.局部总线（分数：2.00 ）A.B.C.D. V解析：23. 系统级的总线是用来连接。* A.CPU内部的运算器和寄存器* B.主机系统板上的所有部件4C.主机系统板上的各个芯片* D.系统中的各个功能模块或设备（分数：2.00 ）A.B.C.D. V解析：二、B综合应用题/B（总题数：7,分数：54.00）24. 现有一个三段的指令流水线，各段经过时间依次为 t , 2 t , t。请画出该流水线连续处理三条不相关

20、指令的时空图，并计算流水线的吞吐率、加速比和效率。(分数： 7.00 ) 正确答案： ( 时空图如图所示。*流水线的吞吐率Tp=3*8X100%=37.5% 加速比=(4 X3) *8=1.5效率 E=(4X3) *(8 X3) X100%=50%)解析：25. 比较硬布线控制和微程序控制的异同。(分数： 7.00 )正确答案： (1) 硬布线控制与微程序控制器相同之处是根据指令操作码和时序信号，产生各种控制信号， 以便正确地建立各种数据通路，完成取指令和执行指令的控制。(2) 硬布线控制的优点是，由于控制器的速度取决于电路延迟，所以速度较快。 (3) 硬布线控制的主要缺点是，由于将控制部件看

21、成专门产生固定 时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不可能通过 其他的修改添加新功能。 (4) 微程序控制的主要优点是，与硬布线控制器相比，具有规整性、灵活性、可 维护性等一系列优点。 (5) 微程序控制的主要缺点是，由于微程序控制器采用了存储程序原理，所以每条 指令都要从控制存储器中取一次，因此影响了速度。 ) 解析：26. 总线的功能有哪些 ?从功能区分，总线由哪三部分组成 ?各自对计算机系统性能有什么影响 ? (分数： 8.00 )正确答案： (计算机总线是计算机各部件之间传输信息的公共通路，包括传输数据(信息)信号的逻辑电路、管理信息传输协

22、议的逻辑线路和物理连线。 从总线各自承担的不同功能，分为数据总线、地址总线、控制 总线三部分。 数据总线在计算机部件之间传输数据信息，它的时钟频率和宽度的乘积正比于它支持的最大 数据输入 /输出能力。 地址总线在计算机部件之间传输地址 (内存地址、 I/O 地址)信息，它的宽度决定了 系统可以寻址的最大内存空间。控制总线给出总线周期类型、I/O操作完成的时刻、DMA周期、中断等有关的控制信号。 )解析：27. 存储器读 / 写总线周期的功能有哪些 ?(分数： 8.00 ) 正确答案： ( 存储器读 /写总线周期以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址周 期和一个或几个数据周

23、期组成。 存储器读 /写周期的解释， 取决于 PCI 总线上的存储器控制器是否支持存储 器/Cache之间的PCI传输协议。如果支持，则存储器读 /写一般是通过Cache来进行；否则，以数据非缓 存方式来传输。 )解析：28. 接口按数据传输宽度分为哪几类?按操作的节拍分为哪几类 ?按信息传送的控制方式分为哪几类?(分数： 8.00 )正确答案：(1)按数据传输宽度分类 并行接口：主机与接口、接口与外部设备之间都是对1字节或几字节各位同时进行处理的方式完成信息传递工作的，即每次传送 1 字节或几字节的全部代码。因此并行接口 的数据通路是按字或字节设置的。一般当 I/O 设备本身是按照并行方式工

24、作，并且主机与外部设备之间距 离较近时，选用并行接口。串行接口：接口与主机之间完全按照并行的方式传递数据。但接口与I/O设备之间有时是按照每次传送一位的方式实现数据传递，即每字节是按位依次传送的。因此要求串行接口必 须设置具有移位功能的数据缓冲器，以实现数据格式的串一并转换。同时还要求接口中使用同步定时脉冲 信号来控制信息的传递速率，以保证信号能够在接口与外部设备之间实现同步串行传送。一般的低速I/O设备、计算机网络的远程终端设备以及通信系统的终端采用串行接口。 （2） 按操作的节拍分类 同步接口： 同步接口的数据传送是按照 CPU的控制节拍进行的。无论是 CPU与接口之间，还是接口与外部设备之间的 数据交换都由CPU的控制节拍来协调，与CPU的节拍同步。这种接口的控制简单，但其操作时间必须与 CPU 的时钟同步。异步接口：异步接口不由CPU的时钟控制。CPU与 I/O设备之间的信息交换采用应答方式。 连接在总线上的任何两个设备均可以交换信息，在交换信息的两个设备中，负责控制和支配总线控制权的 设备称为主设备，与主设备交换信息的设备称为从设备。如将CPU看作主设备，将I/O设备看作从设备。在信