电子技术相关数字集成电路基础作业答案

1、数字集成电路基础作业答案第一次作业1、查询典型的TTL与CMOS系列标准电路各自的 VIH、VIL、VOH和VOL , 注明资料出处。2、简述摩尔定律的内涵，如何引领国际半导体工艺的发展。第二次作业1、说明CMOS电路的Latch Up效应；请画出示意图并简要说明其产生原因;并简述消除“ Latch-up”效应的方法。答：在单阱工艺的 MOS器件中（P阱为例），由于NMOS管源与衬底组成 PN结，而PMOS 管的源与衬底也构成一个 PN结，两个PN结串联组成PNPN结构，即两个寄生三极管（NPN 和PNP）, 一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加， 产生自锁现象

2、。影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。消除“ Latch-up”效应的方法：版图设计时：为减小寄生电阻Rs和Rw ,版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线， 对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以 N阱CMOS为例， 为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。为减小寄生 PNP管的寄生电阻Rs,可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。工艺上采 用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数；具体应用时：使用时尽量避免各种串扰的引入，

3、注意输出电流不易过大。2、什么是器件的亚阈值特性，对器件有什么影响？答：器件的亚阈值特性是指在分析 MOSFET时，当VgsVth时MOS器件仍然 有一个弱的反型层存在，漏源电流Id并非是无限小，而是与Vgs呈现指数关系，这种效应称作亚阈值效应。 影响：亚阈倡导电会导致较大的功率损耗，在大型 电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作3、什么叫做亚阈值导电效应？并简单画出log ID -Vgs特性曲线。上，Vgs zVth时，一个“弱”的反型层仍然存在，并有一些漏源电流。甚至V gs 1,是个非理想因子，我们也称器件工作在弱反型区。其特性曲线如图1.6所示.4、基于

4、NMOS管一阶I-V公式，计算宽长比分别为 W1/L1与 W2/L2的NMOS管M1与M2进行串联（如左图）与并联（如右图）后的三端电 路的I-V关系。如果速度饱和呢？Ml解:M2另解：串联时Case I: Mi and M2 are both in the triode region:I _ =CD i n J oxWiLii 2_(V GSi - VTH )VDSi - 2 VDSi nCxWiLi12(VG-VX-VTH)(VDS-VX)-2(VDS-VX)2一W212Wi12丘二 nCox-(VGS2-VTH)VDS2-2VDS2 二nCox 匚(VG-VTH)Vx -5 Vx (2)

5、I D1 Td2 = I D错误!W2 cW1 ,W2 Wi、1未找到引用源。L2）错误！未找到引用源。Lt7+LId二nCox(Vg1212-Vx-VTH)(VDS-Vx)-/DS-Vx)(VG-VTH)Vx-rx=nCx(Vg12-Vth)Vds-2VDs I D =nCox%+丝(Vg-Vth)vds-2VDeL1 L 2Case II :Mi is in the saturation region while M2 is inthetriode region:I D1 - nCox(VGS1 -VTH )L 1=nCox(Vg - Vx - Vth )LiI D2 TOC o 1-5

6、h z -W2 12,-W1 12,(4)一n Cox(V GS2 - Vth )V DS2 - - VDS2 = nCox (V g - Vth )Vx -Vx L22L12I D1,1 ,2,1 ,、 ，2-(Ki-K2) Vx -(K1 -K2)VVx+K1 V2=0. ._Wi_ W2Where K 1 = n Cox， K2=tCox,V= VG-VTHL1L2Solve out the value of Vx , than replace it into the equation (3), which is the final answer. yet it is difficult

7、.WiW2To simplify it, we can suppose 丁 = 丁thanI D nCoxWi2Li2(VG-VTH)2VGS1 - VTH = VG - Vx - VTH VG-VTHVx so M2 is always in the triode region.第三次作业1、给出E/R反相器的电路结构，分析其工作原理及传输特性，并计算 VTC曲 线上的临界电压值。解：V DDRLV outLVin MiVinVT0时，MI处于截止状态，不产生任何漏极电流。 随着输入电压增加而超过 VT0 时，M1开始导通，漏极电流不再为0,由于漏源电压 VDS=Vout大于Vin- VT0

8、,因而M1初始处于饱和状态。随着输入电压增加，漏极电流也在增加，输出电压Vout开始下降，最终，输入电压大于 Vout+ VT0, M|进入线性工作区。在更大的输入电压下，输出电压继续 下降，MI仍处于线性模式。传输特性曲线如图示：V outVinVT0 时,M| 截止5 Vout= V OH= V DDV in= VoH=V DD 时，V out=V OLMl： V GS=V in=V DDV DS=V out=V OL-V DS1Vin=VIL 时，M I ： Vgs=V in=V ILV DS=V outV dsVgs-V toM I饱和导通Ir=(V DD-Vout)/RL2Im=1/

9、2 Kn (Vgs - Vto)2=1/2 Kn (Vin - Vto)Im=Ir,对 Vin 微分,得：-1/RL(dVout/dVin)= Kn (Vin - Vto), dVout/dV in=-1 V|L=Vin=VT0+1/K nRl此时 Vout=VDD-1/2KNRLVin=VlH 时，M|： V GS=V in=V IHV DS=V out-V ds1转换时会发生什么问题？当1-0转换时会如何？ 如果这样，描述会发生什么并在电路的某处插入一个反向器修正这个问题。答案：如果输入产生一个1-0转换时不存在问题，只要当赋值阶段开始时输入 是稳定的。然而，如果输入产生一个 0-1转换，

10、Out1将开始预充电到1,而在 赋值阶段开始以后一段时间变为 0。在我们的例子中这个时间为 T/2。这能够使 下一个PDNft Out1变低前将Out2拉低，并且在Out2中引起误差。要解决这个问题，在PDNT生Out2前插入这个反向器2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路 的不同，说明其特点。A B -clhH答案：该电路可以完成 OUT=AB的与逻辑。与一般动态组合逻辑电路相比，它增加了一个 MOS管Mkp,这个MOS管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在 的电荷泄漏的问题。3、简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原

11、因和解决的方法。答案：动态组合逻辑电路中存在的常见的三种问题是电荷泄漏，电荷分配和时钟馈通 。电荷泄漏产生的原因是与输出相连的MOS管的漏电流，导致输出的电压下降，可能造成输出电压的跳变， 形成错误。解决办法是在电路中接入电荷保持电路，将输出拉回到高电平。电荷分配产生的原因是电路中某些节点导通时各处存在的电容之间电荷的再分配，会导致电路阈值下降，影响输入结果。解决办法是在电路中对中间节点进行预充电。 时钟馈通产生的原因是预充电时时钟输入和动态输出节点的电容耦合引起的。它会导致 COMS出现闩锁，影响输出结果。解决办法是在设计和布置动态电路版图时减少电容耦合 情况的发生。4、为什么C2MOS结构

12、电路可以抗交叠?Fa*J CMOS Uftrtire当fCW电网%所示电端材端苦口也时口麦他作灯列短限丫手阳枢一出口9为,.叫相口晌如榜母 注*Q发生麦化,当五升为1%事祗匕0帆特力1.则X从到0度空史材，也由于13亳止,少出事OSI持力必住为赤4的0时* *甘导通 Q*由。美力山查寻盘於出*式生变化,nj a* T*内3电格同地为国b所示电瓶此时告白从0财1交化.:工落&总工整容鼻1百注奇群其力上祎范触/而且在&E衅期间，.X的空如第七次作业锁存器(latch)和触发器(flip-flop)区别？答：电平敏感的存储器件称为锁存器。可分为高电平锁存器和低电平锁存器，用于不同时钟之间的信号同步。

13、有交叉耦合的门构成的双稳态的存储原件称为触发器。分为上升沿触发和下降沿触发瞋 可以认为是两个不同电平敏感的锁存器串连而成。 前一个锁存器决定了触发器的建立时间， 后一 个锁存器则决定了保持时间。什么是亚稳态？为什么两级触发器可以防止亚稳态传播？这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做工位同步器：他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据

14、在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件： 第一级触发器进入亚稳态后的恢复时间+第二级触发器的建立时间=时钟周期。更确切地说，输入脉冲宽度必须大于同步时钟周期与第一级触发器所需的保持时间之和。保险的脉冲宽度是两倍同步时钟周期。所以，这样的同步电路对于从较慢的时钟域来的异步信号进入较快的时钟域比较有效，对于进入一个较慢的时钟域，则没有作用。如图所示是另一种CMOS施密特触发器，分析其工作过程并推导输出由低到高正向转换电压Vm+及由高到低的反向

15、转换电压Vm-,并画出它的输出特性曲线(磁滞回线)解：Vin=0 1:当Vin=0时，输出为高电平；将管 M6关断，而M5导通;由于，VGSN1 =VinVgsN2%VGSN3 =VOUT -Vx当VnT Vtn时,管M1导通而M2仍截止，此时输出仍为高电平，故M5导通；M1和M5的分压比决定了 Vx;因Vin较小，管M1工作在饱和区；又因VgN3=VdN3=VdD ,则管22M3也工作在饱和区，故有电流方程：KNi(Vin -Vtn ) = Kn3(Vdd -Vx -Vtn )而当Vn =Vtn +Vx三V :施密特触发器的正向阈值电平:v:T2)Vin=1 0:当 Vin=1. KN1R

16、一 Kn 3时，输出为低电平；将管M5关断，而M6导通；由于:GSP1 -Vin -VDDGSP2 =Vin _VyGSP3 =VOUT -Vy当Vin T VDD VTP时，管M4导通而M5仍截止，此时输出仍为低电平，故M6导通；M4和M6的分压比决定了 Vy;因Vn较大，管M4工作在饱和区；又因Vgp3=Vdp3 = 0 ,则管M6也工作在饱和区，故有电流方程：22K P1 Vin -VdD - VtP - Kp3 Vout -Vy -Vtp而当Vin =VtP +Vy三V 施密特触发器的反向阈值电平:V=VTPVy-r(VddVtp)1 . JrKP1K P32.5Vx(V)in (V)

17、第八次作业1、从进位链角度考虑，写出两种以上加法器的结构，并就功能做简单评价 (如逐位进位加法器及曼切斯特进位加法器)L爪电每坐躺原号忠，胃出淅*以上加注修的结构.外就5晚做斯单博价.案 逐炉遗也加法正算够蛇口“4”,遥位佗从一修“波动到另一级*夏获将终的选惊，必殖出1注电踣至理酬的淅有Jtt目. 曼彻秘加法办(MmMHCor)7 Chain)龄暮功香逑位仲幡可以逼过堵源进也产生(0),遗生萧除(D)同建性代理tP)嶷筒牝.用R花的密【 如量F=3刷口 被他送给C0,如累P=U JM出或才曲信号6下拉,我才曲雄上惊. WEMr在候充电就段*07)N，管斑检链中的防荷中阿切点植段充电网Vdd.在

18、充值 新俄.当，入逮位且情号陛高电平时.或青豪卜区的地位产生9yio力电平时. p点d放电.垃H刘法的迸位产生速度就余加帙通霎.2、请比较EPROM、EEPROM、FLASH MEMORY 结构的异同4. Ullttt EPROM. EEPROM. FLASH MEMORY答照fflr均M于浮趣星体管异i堆除rm不同EPROM：通过辑外先尊除.紫外九事“透过在X化物利14中直授产生电于一空穴对方使这一以 ”精M号通.撑除过杈捡&耐久性.可B性不强结构汽单.K 9E 1用屋体管（FAMOS EEPROMi电梯除果用一秒短过修改的辑为FLOTOX （floMi gue tuimeHag oxide

19、）晶体管的存（图2）. 与FAMOS不同之处在于IM浮导向道和烟帽的能*介及的*便或少* Item 0更少.当忽 一个用10V的电压馆到这一假卸的空层”,电子通过 -NWXfcn执理V入豉0出M.只要定在写过段中所怎的电压改过来实现抑除但从海桃上移走过多的电为会唐成 越尽型b件.不就用标位学我值号粕其美新.因侬须绻却项外的a体管与浮&慕体皆 述,MBS 3.S 3 EEPROM 单兄S2 FLOTOX4体管Rb：快内电厚*果用“制A电子注入的方法东也打。件.傅除MWDEEFROM一样.采用FoMw-NoKbeiiD随 零米完成.不同之处在于R3的那除5个名片戒存iW的子田分成M送行的xKui94 ETOXB件4.清比较心FR口M, LCFROMk FLA5H