译码器设计组合逻辑电路案例分析

1、译码器设计组合逻辑电路案例分析【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。编码器是一个多输入多输出的组合逻辑电路。按照编码方式不同，编码器可分为普通编码器和优先编码器;按照输出代码种类的不同， 可分为二进制编码器和非二进制编码器。普通编码器普通编码器分二进制编码器和非二进制编码器。若输入信号的个数N与输出变量的位 数n满足N=2n，此电路称为二进制编码器；若输入信号的个数N与输出变量的位数n不满 足N=2n，此电路称为非二进制编码器。普通编码器任何时刻只能对其中一个输入信息进行 编码，即输入的N个信号是互相

2、排斥的。若编码器输入为4个信号，输出为两位代码， 则称为4线-2线编码器(或4/2线编码器)。优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码 的编码器。集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。编码器举例(1)键控8421BCD码编码器10个按键S0S9代表输入的10个十进制数09，输入为低电平有效，即某一按键按 下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A、B、C、D。真值表见表7.1，由真值表写出各输出的逻辑表达式

3、为a = S+S = SS898 9 _ B = S + S + 即 + S = S SS S45674 5 6 7c = S+S+S+S = s s s s23672 3 6 7d = S+S+S+S+S = ss s s s135791 35 7 9表7.1键控8421BCD码编码器真值表榆入辎S7 SSjS4SiS|SoABc口GS11111I11100h0011111111100u0011L1111L1010fl0111L11JI01100L01111101L00L1111L11QII100011110I1L0011111011111I01L011L0111111101L110L11I

4、1111(j00101111I1L1uu11二进制编码器用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。3位二进制编码器有 8个输入端3个输出端，所以常称为8线一3线编码器，其功能真值表见表7.2,输入为高电 平有效。表7.2编码器真值表输A输出L)1LI;.：k17AtAj%1nu()00()0nhQ010000I)000L00100DD00I0000I)U000110uu0Iu00100000n01i01I?1u00uu01011u0n000()011IL由真值表写出各输出的逻辑表达式为A = I I I I A = I I I I A = II I I24 5 6 712 3

5、 6 701 3 5 7用门电路实现逻辑电路，如图7.2所示。64320157图7.2位二进制编码器3)集成编码器74LS14874LS148是一种常用的8线-3线优先编码器。其外形和引脚如图7.3所示。4Vcc1165215E06314GS74133EI5122A26111A11100GND89A0图7.3集成编码器74LS148其逻辑功能见表7.3，其中为编码输入端，低电平有效。气亳为编码输出 端，也为低电平有效，即反码输出。其他功能如下。EI为使能输入端，低电平有效。优先顺序为I0，即匚的优先级最高，然后是匚、匚。GS为编码器的工作标志，低电平有效。EO为使能输出端，高电平有效。表7.3

6、 74LS148优先编码器真值表INPUTSOUTPUTS1234567SgDCBAHHHHHHHHHHHHXXXXXXXXLLHHLXXXXXXXLHLHHHXXXXXXLhHHLLLXXXXXLH-HHLLHXXXXLHHHhHLHLXXXLHIHH-HHLHHXXL-HHHHHHHLLXLHPHHHHHHHLHLHHHHHHHHHHHL二、译码器译码是编码的逆过程，即将每一组输入二进制代码“翻译”成为一个特定的输出信号。 实现译码功能的数字电路称为译码器。集成译码器分为二进制译码器、二一十进制译码器和显示译码器3种。集成二进制译码 器由于其输入、输出端的数目满足2n=M，属完全译码器，故

7、分为双2-4线译码器、3-8线译 码器、4-16线译码器等。非二进制译码器种类很多，其中二一十进制译码器应用较广泛。二一十进制译码器又称4-10线译码器，属不完全译码器。二一十进制译码器常用的型号有TTL 系列的 54/7442、54/74LS42 和 CMOS 系列中的 54/74HC42、54/74HCT42 等。1.74LS138译码器简介下图为3线-8线译码器74LS138集成芯片的内部电路及引脚排列图。其中、A1、A。为地址输入端，Y0V7为译码输出端，S1、S2、S3为使能端。5 4 3 2 1 O11 - - 1 TL - - - 9 Ef-A 口 岸 _ - -&L图7.4内部

8、电路及引脚排列74LS1386 Yo L 2 J 45 Y Y Y Y Y Y下表7.4为74LS138输入输出功能表。表7.4 74LS138输入输出功能表出同时为高电平1。当S = 1, S2 + S3 =0时，器件使能有效，地址码所指定的输出端有信号（低电平有效）输出，其它所有输出端均无信号（全为1）输出。74LS138的输出函数表达式为：Y=A AA=m .Y=AAA=m .Y=AAA = mO2 1 0012 1 0122 1 02Y=Aaa=m .Y=AAA=m .Y=AAA = m32 1 034210452 1 05厂=AAA=m .Y=AAA=m62 1 0672 1 07利

9、用译码器实现组合逻辑电路设计下图7.5为一译码器输出电路。根据组合逻辑电路分析方法，该电路的输出函数为：Z = Y Y Y Y = m m m m = AAAAAAAAAAAA = mmmm0 1 2 70 1 2 72102102102100 1 2 7其中，m是关于A。、A1、A2的最小项表示形式，m 是关于C、B、A的最小项表示形式。图7.5译码器电路利用译码器实现组合逻辑电路的解题步骤：选择合适译码器。被表示函数有n个变量，选择n个地址信号的译码器。将函数表达式转换成标准与或表达式；将标准与或表达式转换成与非-与非表示；令被表示的函数表达式的变量与译码器地址端A2、A1、A0 一一对应

10、(高位对高 位)。把译码器相关输出位通过与非门电路进行连接输出。例：用译码器和门电路实现Y = AB + AC的组合逻辑电路。根据逻辑函数选择3-8线译码器，例如74LS138。写出函数标准与或表达式。= AB + AC = ABC + ABC + ABC = m + m + m = mmm6575 6 7 将函数Y与74LS1j8的输出表达式进行比较。设A=A2，B=A1，C=A0，可得:= m m m = Y Y Y5 6 75 6 7(4)画逻辑电路，如图7.6所示。图7.6译码器电路译码器级联利用使能端能方便地将两个3-8线译码器组合成一个4-16线译码器，如图7.7所示。图7.7用两片74LS138组合成4/16译码器数据输入端高位D3链接74LS138(1)的S2、S3端及74LS138(2)的 S1端。当D3低电平， 即D3、D2、D1 D0所表示译码结果小于等于7，用74LS138(1)的译码输出表示；当D3为 高电平，即D3、D2、D1 D0所表示译码结果大于7，用74LS138(2)的译码输出表示。例如 D3D2D