高速芯片封装的引脚排布和扇出设计

1、高速芯片封装的引脚排布和扇出设计主要内容高速串行接口对封装引脚排布设计的挑战如何得到一个优化的封装引脚排布？流程：硅片-封装-电路板的协同设计与优化技术热点：串扰与封装引脚排布结论高速串行接口的发展趋势系统对IO带宽的渴求是高速串行接口速率不断提高的原动力EthernetXAUI10Gbase-KR100Gbase-KR4CEI6G-LR11G-LR25G-LRPCIeGen2:5GbpsGen3:8GbpsGen4:16Gbps时间系统总带 宽需求封装的引 脚数目每个数据通道的速率曲线仅为示意高速串行接口的设计难度越来越大PCIe Single Bit UIGen2:200psGen3:12

2、5psGen4:62.5ps眼图的要求越来越苛刻物理信道的性能越来越差背板（衰减）来自各个部件的成本、工艺和物理的约束PHY的寄生参数和匹配精度封装、单板和背板的材料、尺寸和生产误差连接器的性能过孔的定位精度、尺寸极限、背钻精度拓扑的要求连接器（反射，串扰）单板（反射，衰减）封装（反射，串扰）硅片（反射）本示例中，列出了通常需要考 虑的主要因素，并不代表其他 因素不存在或不重要。封装对高速串行接口的影响封装封装通道TX端：较大的幅度（高 信噪比）、最快上升沿（高频宽）的信号，寄 生效应明显（反射，串 扰，上升沿恶化）RX端：较小的幅度（低信噪比）、最慢 的上升沿（低频宽） 的信号，对串扰敏感本

3、示例中，列出了通常需要考 虑的主要因素，并不代表其他 因素不存在或不重要。TXRX高速串行接口如何影响引脚排布？高利用率的引脚排布硅片上IO的布局PCB的元 件摆放扇出策略信号和电 源完整性机械与热 设计引脚排布设计是硅片-封装-电路板-系统协同设计的重要一环，是封装设计的核心之一。叠层，走 线与过孔PKG和PCB最终体现在利用率（引脚、叠 层、成本）与性能（SI/PI、 拓扑、机械、热）的折中如何定义封装的引脚分布？8硅片的布局电路板的布局、叠层和扇出设计SI/PI/Thermal/Mech/Fab封装的叠层和走线可行性分 析系统的架构和逻辑框图封装的设计处于很重要的地位，它会尽力弥补电路板

4、 布局和硅片布局之间的不同。SI, PI, Thermal, Mech and manufacture 都会影响封 装及引脚排布设计初始的RTL网表如何定义封装的引脚分布？流程：迭代和 协同设计方法：控制串扰、 插损和回损概念虽然重要，但是更重要的是运用。硅片-封装-电路板-系统协同设计10背板（衰减）连接器（反射，串扰）单板（反射，衰减）封装（反射，串扰）硅片（反射）协同设计的两个方面，缺一不可， 互相影响。1) 物理的协同设计：找出所有的布局布线的约束，理顺走线，最终确认拓扑。2) 电性能的协同设计：找出解空间，合理的分配预算。硅片-封装-电路板-系统协同设计ReviewDesignVer

5、ificationReviewDesignVerification硅片-封装-电路板-系统的协同设计物理的协同设计：偏重于多个function team之间的沟通和合作电性能的协同设计：偏重于各个部件之间的折中多次迭代物理的协同设计任何影响布局布线的因素都要考虑，折中后，得到最优的拓扑。所有会影响布局布线的团队，紧密合作，定期迭代和review。布局布线 的约束ArchDE/CADMechPowerThermalSI/PI布局布线可行性由 DE/CAD负责，但 仅仅考虑走线的优 化（理顺走线）是 远远不够的。电性能的协同设计 由SI负责，从影响 拓扑的角度来看， 它是物理协同设计 的一部分。举

6、例：来自Mech和Thermal的限制待开 发的 芯片A芯片B芯片C芯片D连接器AC CapAC CapAC CapAC Cap考虑所有来自DE 和CAD的需求考虑所有来自thermal 的需求考虑所有来自Mech的需求风向散热片backplateMech和thermal的要求会影响布局布线，最终影响拓扑螺丝孔和支撑区物理的协同设计，一般需要大量的沟通， 经过几轮迭代后，才可以趋于稳定电性能协同设计通道可以分解成几类部件各个部件的电性能需要协调，从而实现通道端到端的电性能：对于复用的部件：澄清其电特性（典型值和HVM/PVT分布）对于待开发的部件：根据通道的总体特征，分配合理的可以实现的且有竞

7、争力的 性能指标，用来指导待开发部件的设计。封装（反射，串扰）硅片（反射）单板（反射，衰减）连接器（反射，串扰）背板（衰减）PHYTX的PKGRX的PKG单板背板连接器临近的入侵者网络电性能协同设计另外一种更彻底的部件分解1. Trace2. VIA5. Connector3. Power distribution Network and plane4. Component Passive：阻容感，磁珠 Active：IO/PHY基础通常更可控电性能协同设计通常通道中每个部件的特性指标是基于频域的（例如S参数），这 隐含的对负载做出了假设（例如100ohm全频段），这一假设在真 实的通道中显然

8、是不成立的。TX走线过孔连接器连接器过孔走线过孔过孔走线ACCap结构走线封装+ 扇出结 构RX芯片封装+扇出结 构芯片单板单板背板每个部件在通道中的行为， 依赖于通道中的其他部件， 所以需要协同设计即便每个部件都满足特性指 标，也不能保证全通道的性 能。所以每个部件在参考负载下的特性只是供参考或者 风险评估举例：高速串行接口的封装特性指标？通常高速串行接口的标准没有对封装的特性指标作出精确的限定。问题：当我们开发一个新的芯片的时候，如何设定一个封装特性指标？太紧的指标：浪费PKG的资源，甚至无解。太松的指标：可能不能满足最终通道的性能。必要的时候，可以加 入一个Loss+Xtalk板 来模拟

9、单板模拟TX模拟连接器模拟背板扫描长度和线间距必要的时候，可以加 入一个Loss+Xtalk板 来模拟单板模拟RX模拟连接器协同设计：Serdes互通性验证系统举例：高速串行接口的封装特性指标？眼图随着插损和串扰的增加而恶化。找出通道的Margin，经过数 据处理后，依据Margin来合理分配部件的特性指标。ILXtalkEye Height曲线仅为示意影响封装引脚排布的主要指标插损回损远端串扰：TX to TX， RX to RX近端串扰：TX to RX幅度比: 入侵者对受害者19本演讲的关注点串扰源与封装引脚排布的关系影响串扰的因素引脚的Pattern的相关 性引脚的位置的相关性硅片PH

10、Y的扇出弱弱封装上走线到走线的耦合弱强封装孔到孔的耦合强弱电路板孔到孔的耦合强弱电路板扇出线到扇出线的耦合中强电路板扇出线到孔强强电路板的扇出层中强引脚排布的两个主要因 素：Pattern和位置常见的误区：1：仅考虑封装，而不考虑电路板 的扇出结构（孔+走线） 2：仅考虑孔到孔，线到线，而不 考虑线到孔。122134主要有四类因素几种典型的Pattern和扇出方式Pattern 1Pattern 2Pattern 3双线Pattern扇出方式单线本例中的电路板叠层较厚： 136milNormal Loss的介质VIA:Pad: 19milAnti-pad: 30milDrill: 8milBG

11、A1mm pitch使用带状线扇出15Gbps Serdes22扇出线到扇出线的串扰23近端串扰远端串扰红色：单线扇出蓝色：双线扇出使用双线扇出的时候，避免TX扇出线和RX 扇出线相邻。这样可以最大程度上避免扇 出线到扇出线的近端串扰扇出线到扇出线的远端 串扰通常很小孔到孔的远端串扰通常封装的PTH孔和电路板的扇出孔是一起分析的Pattern3Total: -34.50dBPattern1Total: -33.17dBPattern2Total: -31.71dB尽管每个分量较小，但总和较大孔到孔的近端串扰GSGSGSSVictimSSSGVictimGSGGGGGGAggressorGAgg

12、ressorGSAggressorAggressorAggressorSSGAggressorGSGGSSGGSSGGSSGGVictimVictimGGGGGGGGAggressorAggressorGGAggressorAggressorGGAggressorAggressorGGSSGGSSGSGSGGSGSGSGVictimGSSGVictimGSGGGGGGAggressorGAggressorGGAggressorGAggressorGSGSGSSGSGSPattern2: -59.68dBPattern1：-56.98dBPattern3: -57.3dB似乎较小扇出线到孔的串扰

13、近端串扰和远端串扰的幅度值类似-48.4dB -42.4dB-53.6dB -53dB-57.7dB-64dB-78dB双线扇出Pattern2双线扇出Pattern1&3单线扇出Pattern2红色：入侵者白色：受害者单线扇出Pattern1&3扇出层对串扰的影响27孔无背钻的孔AggressorVictim在较下方的层扇出在较上方的层扇出孔背钻孔AggressorVictimVIA stub无背钻的情况这个情况下，扇出线和孔之间基本无耦合VIA stub可能放大串扰，因为谐振的原因有背钻的情况在较下方的层扇出在较上方的层扇出总近端串扰的粗略估算包含：孔到孔：较大贡献扇出线到孔：较大贡献扇出线到扇出线：较小贡献近端串扰单线扇出双线扇出Pattern1-57.6dB-50.8dBPattern2-48.3dB-39dBPattern3-58.5dB-51.5dB准确的总串扰，应该使使用3D仿真得到Pattern 1Pattern 2Pattern 3双线单线总远端串扰的粗略估算包含：孔到孔：较大贡献扇出线到孔：一般贡献扇出线到扇出线：较小贡献92远端串扰单线扇出双线扇出Pattern1-33.16dB-33.12dBPattern2-31.6dB-31.1dBPattern3-34